| 主权项 |
1.一种作为形成于一基板之复数个元件的隔离结构,该复数个元件中之每一个具有一纵向及一横向,该结构包含:一第一隔离区,用于该复数个元件之一第一元件,该第一隔离区于其中具有一第一隔离材料,其应用一第一型机械应力于该复数个元件之该第一元件之该纵向且及该横向。2.如申请专利范围第1项所述之隔离结构,进一步包含:一第二隔离区,用于该复数个元件之一第二元件,该第二隔离区于其中具有该第一隔离材料,其应用该第一型机械应力于该复数个元件之该第二元件之该横向;以及一第三隔离区,用于该复数个元件之该第二元件,该第三隔离区于其中具有一第二隔离材料,其应用一第二型机械应力于该复数个元件之该第二元件之该纵向。3.如申请专利范围第2项所述之隔离结构,其中该复数个元件之该第一元件系为一N型场效电晶体(NFET),且该复数个元件之该第二元件系为一P型场效电晶体(PFET)。4.如申请专利范围第3项所述之隔离结构,其中该第一隔离材料系为四乙基正矽酸盐(TEOS),且该第二隔离材料系为高密度电浆(HDP)。5.一种于一基板形成复数个元件的方法,该复数个元件之每一个具有侧边(sides)延伸于一纵向,以及末端(ends)延伸于一横向,该方法包含:在该复数个元件之一第一元件之该侧边,形成一第一隔离区;在该复数个元件之该第一元件之该末端,形成一第二隔离区;以及提供一第一隔离材料于该第一隔离区中,以应用一第一型机械应力于该复数个元件之该第一元件之该横向;以及提供一第二隔离材料于该第二隔离区中,以应用一第二型机械应力于该复数个元件之该第一元件之该纵向。6.如申请专利范围第5项所述之方法,进一步包含:在该复数个元件之一第二元件之该侧边以及该末端,形成一第三隔离区;以及提供该第一隔离材料于该第三隔离区中,以应用该第一型机械应力于该复数个元件之该第二元件之该纵向且及该横向。7.如申请专利范围第6项所述之方法,其中该复数个元件之该第一元件系为一P型场效电晶体(PFET),且该复数个元件之该第二元件系为一N型场效电晶体(NFET)。8.如申请专利范围第7项所述之方法,其中该第一隔离材料系为四乙基正矽酸盐(TEOS),且该第二隔离材料系为高密度电浆(HDP)。9.一种于一基板形成复数个元件的方法,该复数个元件之每一个具有侧边延伸于一纵向,以及末端延伸于一横向,该方法包含:在该复数个元件之一第一元件之该侧边以及该末端,形成一第一隔离区;提供一第一隔离材料于该第一隔离区中,以应用一第一型机械应力于该复数个元件之该第一元件之该横向;以及氧化在该复数个元件之该第一元件之该末端之该第一隔离材料的至少一部份,以致使该第一隔离材料应用一第二型机械应力于该复数个元件之该第一元件之该纵向。10.如申请专利范围第9项所述之方法,进一步包含:在该复数个元件之一第二元件之该侧边以及该末端,形成一第二隔离区;以及提供该第一隔离材料于该第二隔离区中,以应用该第一型机械应力于该复数个元件之该第二元件之该纵向区且及该横向。11.如申请专利范围第10项所述之方法,其中该形成第一隔离区之步骤包含:沈积一氧化阻挡层(oxidation blocking layer)于该复数个元件之该第一元件以及该第二元件之上;以及仅(only)移除超出该复数个元件之该第一元件之该末端之该氧化阻挡层。12.如申请专利范围第10项所述之方法,其中该氧化该第一隔离材料的至少一部份的步骤包含:同时氧化该复数个元件之该第一元件之该末端的至少一部份。13.如申请专利范围第10项所述之方法,其中该复数个元件之该第一元件系为一P型场效电晶体(PFET),且该复数个元件之该第二元件系为一N型场效电晶体(NFET)。14.一种作为形成于一基板之复数个元件的隔离结构,该复数个元件之每一个具有侧边延伸于一纵向及末端延伸于一横向,该结构包含:一第一隔离区,邻接该复数个元件之一第一元件之至少一侧边以及至少一末端,该第一隔离区于其中具有一第一隔离材料,该第一隔离材料邻接该复数个元件之该第一元件之该至少侧边,以应用一第一型机械应力于该复数个元件之该第一元件之该横向;以及该第一隔离材料的一氧化部分(oxidized portion)邻接该复数个元件之该第一元件之该至少一末端,以应用一第二型机械应力于该复数个元件之该第一元件之该纵向。15.如申请专利范围第14项所述之隔离结构,进一步包含:一第二隔离区,用于该复数个元件之一第二元件,该第二隔离区于其中具有该第一隔离材料,其应用该第一型机械应力于该复数个元件之该第二元件之该纵向且及该横向。16.如申请专利范围第15项所述之隔离结构,其中该复数个元件之该第一元件系为一P型场效电晶体(PFET),且该复数个元件之该第二元件系为一N型场效电晶体(NFET)。图式简单说明:图一为用以增加N型/P型场效电晶体性能之应力示意图,其中由元件主动区域朝外的箭头表示拉伸,而朝向元件主动区域的向内箭头表示压缩,且宽(W)及长(L)分别为元件主动区域的宽度及长度。图二(a)为沿图一之元件的长平面之剖面图。图二(b)为沿图一之元件的宽平面之剖面图。图三至图五所示为受应力之N型场效电晶体及P型场效电晶体之制程步骤。图三为由TEOS包围的矽岛示意图。图四(a)为在P型场效电晶体所选位置,提供HDP,以施予所需之纵向压缩应力之步骤的元件长度方向纵向截面图。图四(b)为在P型场效电晶体所选位置,提供HDP,以施予所需之纵向压缩应力之步骤的元件宽度方向横向截面图。图五(a)为图四(a)之完成图。图五(b)为图四(b)之完成图。图六为图一之结构上视图,其显示在适当区域具有TEOS及HDP隔离区之N型场效电晶体及P型场效电晶体元件之源极、汲极及闸极区。图七至图九所示为以第二种制程方法制作之P型场效电晶体的剖面图。 |
