发明名称 用于铜C4和引线接合之自动校准腐蚀防止SELF-ALIGNED CORROSION STOP FOR COPPER C4 AND WIREBOND
摘要 一种在基材上制造耐腐蚀导电垫方法和相关结构之自动校准(即空间选择),其中该结构包内括一可使接头连接至导电垫上的互连线(如,一种晶片至包装的接合)。该导电垫包含一种金属如铜、铝或钨。相关互连线的实例包括引线接合的互连线和经控制的晶片接合(C4)互连线。该自动校准方法在起初露出来的金属层上生成一金属化层,其中该金属化层可导电而且耐腐蚀。该金属化层包括一种合金或非合金金属。该金属层可包含铜。此方法可藉提供一种具有一显露表面之金属层的基材,在该露出的表面上沈积一层第二金属层,退火该基材使一部份金属层变成合金,其中金属层包含露出的表面和一部份第二金属层,及除去第二金属层的纯金属部份等步骤而完成。耐腐蚀导电垫形成之后,将此互联方式黏贴在该导电垫上。
申请公布号 TWI230428 申请公布日期 2005.04.01
申请号 TW089108970 申请日期 2000.05.11
申请人 万国商业机器公司 发明人 丹尼尔C. 艾德尔史登;安东尼K. 史坦伯
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种在基材上形成导电垫的方法,其包括下列步骤:提供具有起初露出表面之第一金属层的基材;沈积第二金属层于起初露出的表面上;退火该基材以使一部份金属层形成合金,其中该金属层包括起初露出的表面和一部份第二金属层;以及除去第二金属层上未形成合金的部份。2.根据申请专利范围第1项之方法,其中该提供步骤中之该第一金属层包括从铜、铝和钨所构成之组群选择之金属。3.根据申请专利范围第1项之方法,其中该沈积步骤中之该第二金属层包含选自锡、铟、铝及锌所构成组群之金属。4.根据申请专利范围第3项之方法,其中沈积第二金属层的步骤包括沈积一层可形成合金的金属。5.根据申请专利范围第3项之方法,其中沈积第二金属层的步骤包括:从锡、铟、铝和锌所构成之组群选择一种可形成合金的金属;和沈积一层可形成合金的金属。6.根据申请专利范围第3项之方法,其中退火步骤包括在约150℃至约400℃的温度范围下退火一段约5分钟至约120分钟的时间。7.根据申请专利范围第3项之方法,其中去除步骤包括藉一种湿蚀刻方法的使用除去未形成合金的部份。8.根据申请专利范围第1项之方法,其中提供步骤包括使该基材之起初露出的表面几乎与该基材的顶面共平面。9.根据申请专利范围第1项之方法,其中提供步骤包括使基材具有几乎与该基材的顶面共平面之金属层底面。10.根据申请专利范围第1项之方法,其中提供步骤包括使基材具有可与金属层电连接之内部配电层。11.根据申请专利范围第1项之方法,其中提供步骤包括在基材顶面上形成介电层,因此该介电层上的一个开口显露出起初露出的金属层表面。12.根据申请专利范围第1项之方法,另外包括黏贴互连线至金属化层。13.根据申请专利范围第12项之方法,其中黏贴互连线的步骤包括从引线接合互连线和C4互连线所构成的一族中选择互连线。14.一种电的结构物,其包含基材、垫和互连物,其中该垫系由申请专利范围第1项之方法所形成。15.一种形成键结垫结构物以供半导体元件使用之方法:-提供半导体基材,其包含至少一层经绝缘/介电层覆盖的铜冶金层;-在该绝缘/介电层上形成开口以至少暴露出一些区域的铜;-在暴露出的铜上形成一层铜合金形成层;-退火该基材使合金形成层与一部份该铜层形成合金;和-选择性地除去部份合金形成层。图式简单说明:图1描述据本发明之第一个较佳具体实例,基材内所露出之金属层的侧视截面图。图2描述在基材顶面上形成介电层之后的图1。图3描述图2的一部份,其说明一图2中该介电层的四层表象图。图4描述第二金属层沈积在该基材上之后的图2。图5描述图4在退火步骤之后形成一金属化层。图6描述除去第二金属层顶部非合金部份之后的图5。图7A描述引线接合被黏贴至该金属化层之后的图6。图7B描述有引线接合的图7A被一C4焊接球取代。图8描述在金属化层之后,被选择性镀上的薄膜覆盖其上的图2是以无电将该薄膜镀在该金属层上。图9描述一引线接合被黏贴至该薄膜之后的图8。图10以介电层顶面上方之薄膜的顶面说明图9。图11描述据本发明之第二个较佳具体实例,基材上所露出之金属层的侧视截面图。图12描述在基材顶面上形成介电层之后的图11。图13描述第二金属层沈积在该基材上之后的图12。图14描述图13在退火步骤之后形成一金属化层。图15描述除去第二金属层顶部非合金部份之后的图14。图16描述引线接合被黏贴至该金属化层之后的图15。图17描述在金属化层之后,被选择性镀上的薄膜覆盖其上的图12是以无电将该薄膜镀在该金属层上。图18描述一引线接合被黏贴至该薄膜之后的图17。图19以介电层顶面上方之薄膜的顶面说明图18。图20描述退火相连铟和铜层所造成的铜和铟分布。图21描述退火相连锡和铜层所造成的锡和铜分布。图22描述退火相连铟和铜层所造成的板电阻。图23描述退火相连锡和铜层所造成的板电阻。
地址 美国