发明名称 显示装置
摘要 本发明系提供一种能实现将缩小P-MOS TFT和N-MOS TFT之空间并高积体化之C-MOS p-Si TFT予以具备于驱动电路等之显示装置之相关技术,其作为用以制作具备于显示装置的C-MOS p-Si TFT之曝光光罩系采用使用中间色调光罩之自动对准C-MOS制程。依据使用中间色调光罩之措施,在P-MOS部25和N-MOS部26之结合部份的对位即不须要,并能减少光学步骤数而进行高积体化。
申请公布号 TWI230289 申请公布日期 2005.04.01
申请号 TW092106314 申请日期 2003.03.21
申请人 日立显示器股份有限公司 发明人 园田大介;金子寿辉
分类号 G02F1/133 主分类号 G02F1/133
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种显示装置,其特征在于:其系具有以下之构成:在前述显示装置之基板上系具有C-MOS薄膜电晶体,前述C-MOS薄膜电晶体之闸极电极系由金属所构成;前述C-MOS薄膜电晶体之P通道部之闸极电极和N通道部之闸极电极之宽幅系相异。2.如申请专利范围第1项之显示装置,其中前述P通道部之闸极电极和前述N通道部之闸极电极系大致连接于直线上。3.如申请专利范围第1项之显示装置,其中前述P通道部之闸极电极之宽幅,系较前述N通道部之闸极电极之宽幅更宽广。4.如申请专利范围第3项之显示装置,其中前述P通道部之闸极电极和前述N通道部之闸极电极系大致连接于直线上。5.如申请专利范围第1项之显示装置,其中前述C-MOS薄膜电晶体系C-MOS多晶矽薄膜电晶体。6.如申请专利范围第1项之显示装置,其中前述C-MOS薄膜电晶体之P通道部之闸极电极和N通道部之闸极电极,其连接部之闸极线宽幅之差异系分别在宽幅方向相等。7.如申请专利范围第1项之显示装置,其中在前述P通道部存在有P+半导体区域和N-掺杂区域。8.如申请专利范围第7项之显示装置,其中构成前述P通道部之P+半导体区域之P+掺杂原子之浓度系1015cm-2程度,N-掺杂区域之N-掺杂原子之浓度系1013cm-2程度。9.如申请专利范围第1项之显示装置,其中在构成前述P通道部之P+半导体区域,含有N-掺杂原子而作为杂质。10.一种显示装置,其特征在于:其系具有以下之构成:在前述显示装置之基板上,系具有C-MOS薄膜电晶体,前述C-MOS薄膜电晶体,系具有P-MOS薄膜电晶体和N-MOS薄膜电晶体而构成,前述P-MOS电晶体和前述N-MOS电晶体,系藉由大致直线上之闸极电极而连接,前述P-MOS薄膜电晶体之闸极电极宽幅和前述N-MOS薄膜电晶体之闸极电极宽幅系相异,前述P-MOS薄膜电晶体之闸极电极和前述N-MOS薄膜电晶体之闸极电极之连接部,系以前述N-MOS电晶体之闸极电极宽幅、或前述P-MOS薄膜电晶体之闸极电极宽幅之中较狭窄之一方之电极宽幅以上,前述P-MOS电晶体之闸极电极宽幅、或前述N-MOS薄膜电晶体之闸极电极宽幅之中较宽广之一方之电极宽幅以下而予以连接。11.如申请专利范围第10项之显示装置,其中前述P-MOS薄膜电晶体之闸极电极宽幅,系较前述N-MOS薄膜电晶体之闸极电极宽幅更宽广。12.一种显示装置,其特征在于:其系具有以下之构成:在前述显示装置之基板上系具有C-MOS薄膜电晶体,前述C-MOS薄膜电晶体,系P通道部之闸极电极和N通道部之闸极电极为大致连接于直线上,前述P通道部和前述N通道部系邻接而构成。13.如申请专利范围第12项之显示装置,其中前述P通道部之闸极电极宽幅和前述N通道部之闸极电极宽幅系相异。14.如申请专利范围第13项之显示装置,其中前述P通道部之闸极电极和前述N通道部之闸极电极之连接部份,系以前述P通道部之闸极电极宽幅、或N通道部之闸极电极宽幅之中较狭窄的一方之闸极电极宽幅以上,前述P通道部之闸极电极宽幅、或N通道部之闸极电极宽幅之中较宽广的一方之闸极电极宽幅以下而连接。15.如申请专利范围第14项之显示装置,其中前述P通道部之闸极电极宽幅,系较N通道部之闸极电极宽幅更宽广。16.如申请专利范围第15项之显示装置,其中前述C-MOS薄膜电晶体之P通道部之闸极电极和N通道部之闸极电极,其连接部之闸极线宽幅之差异系分别在宽幅方向相等。17.如申请专利范围第12项之显示装置,其中在前述P通道部存在有P+半导体区域和N-掺杂区域。18.如申请专利范围第17项之显示装置,其中构成前述P通道部之P+半导体区域之P+掺杂原子之浓度系1015cm-2程度,N-掺杂区域之N-掺杂原子之浓度系1013cm-2程度。19.如申请专利范围第12项之显示装置,其中在构成前述P通道部之P+半导体区域,含有N-掺杂原子而作为杂质。20.如申请专利范围第12项之显示装置,其中前述C-MOS薄膜电晶体系C-MOS多晶矽薄膜电晶体。图式简单说明:图1系模式性地表示具备于本发明之显示装置之C-MOS p-Si TFT元件之构成之上视图。图2系图1的A部份之放大图。图3系说明使用于本发明之C-MOS p-Si TFT的制作之半曝光用光罩之基本的构成之模式图。图4系说明本发明之一实施例之C-MOS p-Si TFT之制作制程图。图5系续接于说明本发明之一实施例的图4之C-MOS p-Si TFT之制作制程图。图6系说明本发明之另外的实施例之C-MOS p-Si TFT之制作制程图。图7系说明先前技术之一例之C-MOS p-Si TFT之制作制程图。图8系说明先前技术之另外之例的自我整合LDD之C-MOS p-Si TFT之制作制程图。图9系模式性地表示具备于显示装置之习知之C-MOSp-Si TFT元件之一例之构成之上视图。
地址 日本