| 主权项 |
1.一种电容装置,包括:一应变半导体层;一下电极,形成于部分该应变半导体层内;一电容介电层,位于该下电极之上;一上电极,位于该电容介电层之上;以及至少一下电极接触区域,形成于邻近该下电极之应变半导体层内,该至少一下电极接触区域被掺杂成第一型导体,其中该下电极操作上系第一型导体形式。2.如申请专利范围第1项所述之电容装置,其中该电容系去耦合电容。3.如申请专利范围第2项所述之电容装置,其中该上电极系连接至一第一电源供应线且该下电极系连接至一接地线。4.如申请专利范围第2项所述之电容装置,其中该上电极系连接至一第一电源供应线且该下电极系连接至一第二电源供应线。5.如申请专利范围第1项所述之电容装置,其中该下电极实质上系平坦的。6.如申请专利范围第1项所述之电容装置,其中更包括一隔离区域邻近于该下电极。7.如申请专利范围第6项所述之电容装置,其中该隔离区域系浅沟槽隔离区(STI)。8.如申请专利范围第1项所述之电容装置,其中该上电极实质上系平坦的。9.如申请专利范围第1项所述之电容装置,其中该应变半导体层系一应变矽层。10.如申请专利范围第9项所述之电容装置,其中包括一矽锗层,位于该应变矽层之下。11.如申请专利范围第10项所述之电容装置,其中该矽锗层所含锗浓度的范围大抵介于10%至90%之间。12.如申请专利范围第11项所述之电容装置,其中该矽锗层所含锗浓度的范围大抵介于20%至40%之间。13.如申请专利范围第1项所述之电容装置,其中该半导体层包括矽及锗。14.如申请专利范围第1项所述之电容装置,其中更包括一绝缘层,位于该应变半导体层之下。15.如申请专利范围第14项所述之电容装置,其中该绝缘层包括氧化矽。16.如申请专利范围第14项所述之电容装置,其中该绝缘层的厚度大抵小于1200埃()。17.如申请专利范围第14项所述之电容装置,其中该下电极系以平台(mesa)隔绝的方式与邻近的元件隔离。18.如申请专利范围第14项所述之电容装置,其中该半导体层的厚度大抵介于20埃()至500埃()之间。19.如申请专利范围第1项所述之电容装置,其中该上电极之材质系复晶矽或复晶矽锗。20.如申请专利范围第1项所述之电容装置,其中该上电极之材质系钼、钨、钛、钽、铂或铪。21.如申请专利范围第1项所述之电容装置,其中该上电极之材质系氮化钼、氮化钨、氮化钛、氮化钽或上述材料之组合选用。22.如申请专利范围第1项所述之电容装置,其中该上电极之材质系矽化镍、矽化钴、矽化钨、矽化钛、矽化钽、矽化铂、矽化铒或上述材料之组合选用。23.如申请专利范围第1项所述之电容装置,其中该上电极之材质系氧化钌、氧化铟锡或上述材料之组合选用。24.如申请专利范围第1项所述之电容装置,其中该电容介电层包括高介电常数之介电材料。25.如申请专利范围第24项所述之电容装置,其中该高介电常数之介电材料包括氧化铝、氧化铪、氮氧化铪、铪矽酸盐、氧化锆、氮氧化锆、锆矽酸盐或上述材料之组合选用。26.如申请专利范围第24项所述之电容装置,其中该高介电常数材料之介电値大抵大于10。27.如申请专利范围第24项所述之电容装置,其中该高介电常数材料之介电値大抵大于20。28.如申请专利范围第1项所述之电容装置,其中该电容介电层的理论厚度大抵小于10埃()。29.如申请专利范围第1项所述之电容装置,其中该电容介电层的理论厚度大抵小于50埃()。30.如申请专利范围第1项所述之电容装置,其中该电容介电层的理论厚度大抵小于100埃()。31.如申请专利范围第1项所述之电容装置,其中该电容介电层的宽度大抵大于5微米(m)。32.如申请专利范围第1项所述之电容装置,其中该电容介电层的宽度大抵大于10微米(m)。33.如申请专利范围第1项所述之电容装置,其中该电容介电层的长度大抵大于1微米(m)。34.如申请专利范围第1项所述之电容装置,其中该电容介电层的长度大抵大于5微米(m)。35.如申请专利范围第1项所述之电容装置,其中该下电极系以第一导电型掺杂以及该下电极接触区系以第二导电型掺杂。36.如申请专利范围第35项所述之电容装置,其中该第一导电型系N型并且该第二导电型系P型。37.如申请专利范围第35项所述之电容装置,其中该第一导电型系P型并且该第二导电型系N型。38.如申请专利范围第1项所述之电容装置,其中该下电极系以第一导电型掺杂以及该下电极接触区系以第一导电型掺杂。39.如申请专利范围第1项所述之电容装置,其中更包括复数个间隙壁形成于上电极侧边。40.如申请专利范围第39项所述之电容装置,其中该些间隙壁包括氮化矽。41.如申请专利范围第39项所述之电容装置,其中更包括一蚀刻停止层形成于上电极及该些间隙壁之上。42.如申请专利范围第41项所述之电容装置,其中该蚀刻停止层包括氮化矽。43.如申请专利范围第41项所述之电容装置,其中更包括一层间介电层形成于该蚀刻停止层之上。44.如申请专利范围第43项所述之电容装置,其中该层间介电层包括氧化矽。45.如申请专利范围第43项所述之电容装置,其中该层间介电层包括一介电层,具有介电常数大抵低于3.5。46.如申请专利范围第43项所述之电容装置,其中该层间介电层包括一介电层,具有介电常数大抵低于3.0。47.如申请专利范围第43项所述之电容装置,其中该层间介电层包括:苯并环丁烯(BCB)、芳香族碳氢化合物(SILK)、掺氟聚对二甲苯醚(FLARE)、碳掺杂氧层(MSQ)、氢掺杂氧化层(HSQ)或SiOF。48.如申请专利范围第43项所述之电容装置,其中更包括一第一接触栓与下电极电性连接以及一第二接触栓与上电极电性连接。49.一种电容装置,做为电路中之去耦合电容,包括:一半导体基板包含一应变矽层;一实质上平坦之下电极,形成于部分该应变矽层内;一电容介电层,位于该下电极之上;以及一实质上平坦之上电极,位于该电容介电层之上;其中该上电极连接至一第一参考电压线以及该下电极连接至一第二参考电压线。50.如申请专利范围第49项所述之电容装置,其中该上电极系连接至一第一电源供应线以及该下电极系连接至一接地线。51.如申请专利范围第49项所述之电容装置,其中该上电极系连接至一第一电源供应线以及该下电极系连接至一第二电源供应线。52.如申请专利范围第49项所述之电容装置,其中该半导体基板更包括一矽锗层,位于该应变矽层之下。53.如申请专利范围第49项所述之电容装置,其中该半导体基板更包括一绝缘层,位于该应变矽层之下。54.如申请专利范围第49项所述之电容装置,其中该上电极之材质系复晶矽或复晶矽锗。55.如申请专利范围第49项所述之电容装置,其中该上电极之材质系钼、钨、钛、钽、铂或铪。56.如申请专利范围第49项所述之电容装置,其中该上电极之材质系氮化钼、氮化钨、氮化钛、氮化钽或上述材料之组合选用。57.如申请专利范围第49项所述之电容装置,其中该上电极之材质系矽化镍、矽化钴、矽化钨、矽化钛、矽化钽、矽化铂、矽化铒或上述材料之组合选用。58.如申请专利范围第49项所述之电容装置,其中该上电极之材质系氧化钌、氧化铟锡或上述材料之组合选用。59.如申请专利范围第49项所述之电容装置,其中该电容介电层包括高介电常数之介电材料。60.如申请专利范围第59项所述之电容装置,其中该高介电常数之介电材料包括氧化铝、氧化铪、氮氧化铪、铪矽酸盐、氧化锆、氮氧化锆、锆矽酸盐或上述材料之组合选用。61.如申请专利范围第59项所述之电容装置,其中该高介电常数材料之介电値大抵大于10。62.如申请专利范围第59项所述之电容装置,其中该高介电常数材料之介电値大抵大于20。63.如申请专利范围第59项所述之电容装置,其中该电容介电层的理论厚度大抵小于10埃()。64.如申请专利范围第59项所述之电容装置,其中该电容介电层的理论厚度大抵小于50埃()。65.如申请专利范围第59项所述之电容装置,其中该电容介电层的理论厚度大抵小于100埃()。66.如申请专利范围第49项所述之电容装置,其中该电容介电层的宽度大抵大于5微米(m)。67.如申请专利范围第49项所述之电容装置,其中该电容介电层的宽度大抵大于10微米(m)。68.如申请专利范围第49项所述之电容装置,其中该电容介电层的长度大抵大于1微米(m)。69.如申请专利范围第49项所述之电容装置,其中该电容介电层的长度大抵大于5微米(m)。70.如申请专利范围第49项所述之电容装置,其中该下电极具第一导电型以及该电容更包括至少一第二导电型掺杂区域,置于应变半导体层内,邻近该下电极。71.如申请专利范围第70项所述之电容装置,其中该第一导电型系N型并且该第二导电型系P型。72.如申请专利范围第70项所述之电容装置,其中该第一导电型系P型并且该第二导电型系N型。73.如申请专利范围第49项所述之电容装置,其中该下电极具第一导电型以及该电容更包括至少一第一导电型掺杂区域,置于应变半导体层内,邻近该下电极。74.如申请专利范围第49项所述之电容装置,其中更包括一蚀刻停止层形成于上电极。75.如申请专利范围第49项所述之电容装置,其中该蚀刻停止层包括氮化矽。76.如申请专利范围第74项所述之电容装置,其中更包括一层间介电层形成于该蚀刻停止层之上,其中该层间介电层包括一介电层,具有介电常数大抵低于3.5。77.如申请专利范围第76项所述之电容装置,其中该层间介电层包括一介电层,具有介电常数大抵低于3.0。78.如申请专利范围第76项所述之电容装置,其中该层间介电层包括:苯并环丁烯(BCB)、芳香族碳氢化合物(SILK)、掺氟聚对二甲苯醚(FLARE)、碳掺杂氧层(MSQ)、氢掺杂氧化层(HSQ)或SiOF。79.如申请专利范围第76项所述之电容装置,其中更包括一第一接触栓与下电极电性连接以及一第二接触栓与上电极电性连接。80.如申请专利范围第49项所述之电容装置,其中更包括一浅沟槽隔离区域邻近于该下电极。81.如申请专利范围第49项所述之电容装置,其中该下电极系以平台(mesa)隔离物。82.一种电容装置的制造方法,包括:提供一半导体基板包含一应变矽层;形成一下电极,形成于部分该应变矽层内;形成一电容介电层于该下电极之上;形成一上电极于该电容介电层之上;形成一下电极接触区于该应变矽层内,邻近该下电极;以及将下电极电性连接至该下电极连接至该下电极接触区。83.如申请专利范围第82项所述之电容装置的制造方法,其中该电容系一去耦合电容,该制造方法更包括将该下电极电性连接至一第一参考节点以及将该上电极电性连接至一第二参考节点。84.如申请专利范围第82项所述之电容装置的制造方法,其中形成下电极的步骤包括:形成一主动区域;形成一隔离区域环绕该主动区域;以及掺杂该主动区域以形成一下电极。85.如申请专利范围第84项所述之电容装置的制造方法,其中该主动区域之掺杂浓度大抵高于1019 cm-3。86.如申请专利范围第82项所述之电容装置的制造方法,其中该形成电容介电层之步骤包括一化学气相沉积步骤或一溅镀沉积步骤。87.如申请专利范围第82项所述之电容装置的制造方法,其中该形成电容介电层之步骤包括:形成一层间介电层;以及形成一高介电常数之介电层。88.如申请专利范围第82项所述之电容装置的制造方法,其中该形成下电极接触区之步骤包括:掺杂未被上电极覆盖之部分应变矽层;形成复数个间隙壁于上电极之侧边;以及掺杂未被上电极极该些间隙壁覆盖之部分之矽层。89.如申请专利范围第88项所述之电容装置的制造方法,其中该间隙壁包括氮化矽。90.如申请专利范围第88项所述之电容装置的制造方法,其中更包括:沉积一蚀刻停止层于上电极及该些间隙壁上;形成一层间介电层于该蚀刻停止层上;形成一接触窗于该层间介电层内;以及将一导电金属填入该接触窗以形成一接触插塞。91.如申请专利范围第90项所述之电容装置的制造方法,其中该蚀刻停止层包括氮化矽。92.如申请专利范围第90项所述之电容装置的制造方法,其中该层间介电层包括氧化矽。92.如申请专利范围第90项所述之电容装置的制造方法,其中该层间介电层包括一介电层,具有介电常数大抵低于3.5。94.如申请专利范围第90项所述之电容装置的制造方法,其中该层间介电层包括一介电层,具有介电常数大抵低于3.0。95.如申请专利范围第90项所述之电容装置的制造方法,其中该层间介电层包括:苯并环丁烯(BCB)、芳香族碳氢化合物(SILK)、掺氟聚对二甲苯醚(FLARE)、碳掺杂氧层(MSQ)、氢掺杂氧化层(HSQ)或SiOF。96.如申请专利范围第90项所述之电容装置的制造方法,其中将一导电金属填入该接触窗之步骤包括形成一第一接触插塞与下电极电性连接以及形成一第二接触插塞与上电极电性连接。97.如申请专利范围第96项所述之电容装置的制造方法,其中该上电极电性连接至一电源供应线以及该下电极连接至一接地线。98.如申请专利范围第96项所述之电容装置的制造方法,其中该上电极电性连接至一第一电源供应线以及该下电极连接至一第二电源供应线。99.如申请专利范围第82项所述之电容装置的制造方法,其中该半导体基板更包括一矽锗层,位于该应变矽层之下。100.如申请专利范围第99项所述之电容装置的制造方法,其中该矽锗层所含锗浓度的范围大抵介于10%至90%之间。101.如申请专利范围第99项所述之电容装置的制造方法,其中该矽锗层所含锗浓度的范围大抵介于20%至40%之间。102.如申请专利范围第82项所述之电容装置的制造方法,其中该半导体基板更包括一绝缘层,位于该应变矽层之下。103.如申请专利范围第102项所述之电容装置的制造方法,其中该绝缘层包括氧化矽。104.如申请专利范围第102项所述之电容装置的制造方法,其中该绝缘层的厚度大抵小于1200埃()。105.如申请专利范围第82项所述之电容装置的制造方法,其中该应变矽层的厚度大抵介于20埃()至500埃()之间。106.如申请专利范围第82项所述之电容装置的制造方法,其中该上电极之材质系复晶矽或复晶矽锗。107.如申请专利范围第82项所述之电容装置的制造方法,其中该上电极之材质系钼、钨、钛、钽、铂或铪。108.如申请专利范围第82项所述之电容装置的制造方法,其中该上电极之材质系氮化钼、氮化钨、氮化钛、氮化钽或上述材料之组合选用。109.如申请专利范围第82项所述之电容装置的制造方法,其中该上电极之材质系矽化镍、矽化钴、矽化钨、矽化钛、矽化钽、矽化铂、矽化铒或上述材料之组合选用。110.如申请专利范围第82项所述之电容装置的制造方法,其中该上电极之材质系氧化钌、氧化铟锡或上述材料之组合选用。111.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层包括高介电常数之介电材料。112.如申请专利范围第111项所述之电容装置的制造方法,其中该高介电常数之介电材料包括氧化铝、氧化铪、氮氧化铪、铪矽酸盐、氧化锆、氮氧化锆、锆矽酸盐或上述材料之组合选用。113.如申请专利范围第111项所述之电容装置的制造方法,其中该高介电常数材料之介电値大抵大于10。114.如申请专利范围第111项所述之电容装置的制造方法,其中该高介电常数材料之介电値大抵大于20。115.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的理论厚度大抵小于10埃()。116.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的理论厚度大抵小于50埃()。117.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的理论厚度大抵小于100埃()。118.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的宽度大抵大于5微米(m)。119.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的宽度大抵大于10微米(m)。120.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的长度大抵大于1微米(m)。121.如申请专利范围第82项所述之电容装置的制造方法,其中该电容介电层的长度大抵大于5微米(m)。图式简单说明:第1图系显示包括这些去耦合电容(decoupling capacitor)的电路图;第2图系显示根据本发明之一实施例之电容装置;第3a-3e图系举例显示如何形成一应变层;第4图揭示一使用反转层做为下电极之电容结构之电路模型或等效电路;第5图系显示一能带图说明直接穿隧电流JT穿过电容介电层;第6图系显示本发明之另一实施方式,应变矽层并非形成于一应力松弛之矽锗缓冲层上,而使形成于一绝缘层上;第7图系显示本发明之较佳实施方式之电容装置的上视或布局图;第8a及8b图系显示根据第7图之电容装置之剖面图;第9a及9b图显示本发明之另一较佳实施方式之电容装置之剖面图;以及第10a至10f图详细说明本发明之去耦合电容在不同阶段中的制造方法。 |
