电压变换缓冲电路

摘要

本创作提出一种新颖架构之电压变换缓冲电路，其包括一CMOS反相器1、一位准移动正反器2以及一N通道MOS电晶体M10，其中该CMOS反相器1系由P通道MOS电晶体M1以及N通道MOS电晶体M2所组成，并连接在第一电源电压VCC1与接地之间，该位准移动正反器2系由P通道MOS电晶体M3与M5以及N通道MOS电晶体M4与M6所组成，并连接在第二电源电压VCC2与接地之间，而该N通道MOS电晶体M10系连接在第二电源电压VCC2与输出端VOUT之间，且其闸极用以接收着由该CMOS反相器1所输出之反相的输入电压信号。由于本创作于输出电压信号上升期间，输入端 VIN之输入电压信号仅需经由N通道MOS电晶体M2之延迟，即可使N通道 MOS电晶体M10导通，因此，不但可较先前技艺具有更短之上升时间，并且因为不需使用到延迟电路，因而也可有效简化电路结构；此外，N通道MOS电晶体M10亦可视情况调整其通道宽度 (Channel width)W和零偏压临限电压(Zero-bias threshold voltage)Vto之值，以改变或增加其驱动能力。

主权项

1.一种电压变换缓冲电路,用以反相并改变一电压信号所需要之逻辑位准,其包括:一输入端(VIN),用以提供一输入电压信号;一输出端(VOUT),用以输出反相并改变后的电压信号;一第一电源供应电压,用以提供CMOS反相器(1)所需之第一电源电压(VCC1);一第二电源供应电压,用以提供位准移动正反器(2)所需之第二电源电压(VCC2);一CMOS反相器(1),用以将输入电压信号予以反相处理,并输出一反相的输入电压信号;一位准移动正反器(2),用以移动该反相的输入电压信号之电压位准至另一不同之电压位准;以及一N通道MOS电晶体(M10),该N通道MOS电晶体(M10)系连接在第二电源电压(VCC2)与输出端(VOUT)之间,且其闸极用以接收该反相的输入电压信号。2.如申请专利范围第1项所述之电压变换缓冲电路,其中该CMOS反相器(1)更包括:一第一PMOS电晶体(M1),其源极连接至第一电源电压(VCC1),闸极连接至输入端(VIN),而汲极则与第一NMOS电晶体(M2)之汲极相互连接;以及一第一NMOS电晶体(M2),其源极接地,闸极连接至输入端(VIN),而汲极则与第一PMOS电晶体(M1)之汲极相互连接。3.如申请专利范围第1项所述之电压变换缓冲电路,其中该位准移动正反器(2)更包括:一第二PMOS电晶体(M3),其源极连接至第二电源电压(VCC2),闸极与第三NMOS电晶体(M6)之汲极相连接,并连接到输出端(VOUT),汲极与第二NMOS电晶体(M4)之汲极相连接并连接到第三PMOS电晶体(M5)之闸极;一第二NMOS电晶体(M4),其源极接地,闸极连接到该CMOS反相器(1)之输出端,而汲极则与第二PMOS电晶体(M3)之汲极相接并连接到第三PMOS电晶体(M5)之闸极;一第三PMOS电晶体(M5),其源极连接至第二电源电压(VCC2),闸极与第二NMOS电晶体(M4)之汲极相连接并连接第二PMOS电晶体(M3)之汲极,而汲极则与第三NMOS电晶体(M6)之汲极相连接,并连接到输出端(VOUT);以及一第三NMOS电晶体(M6),其源极接地,闸极接到输入端(VIN),汲极与第三PMOS电晶体(M5)之汲极相接并连接至输出端(VOUT)。图式简单说明:第一图系显示先前技艺一之电压变换缓冲电路图。第二图系显示第一图电压变换缓冲电路之输入电压信号及输出电压信号之暂态分析时序图。第三图系显示先前技艺二之电压变换缓冲电路图。第四图系显示本创作之电压变换缓冲电路图。第五图系显示第四图电压变换缓冲电路之输入电压信号及输出电压信号之暂态分析时序图。