| 主权项 |
1.一种薄膜电晶体结构,其系应用于主动式矩阵液晶平面显示器(AM-LCD),其包含:一基板,其上具有复数个本质区域、至少一个第一掺杂区及二个第二掺杂区,其中该第一掺杂区系形成于该复数个本质区域之间,且该复数个本质区域系透过该第一掺杂区串连而形成一串连结构,以及该第二掺杂区分别设置于该串连结构之两端;一源极及一汲极,其分别连结至该串连结构两端之该第二掺杂区;以及至少一闸极,其覆盖该复数个本质区域,使每一本质区域之边缘部分与对应闸极之边缘部分实质上对准。2.如申请专利范围第1项所述之薄膜电晶体结构,其中该基板系为具有一多晶矽层之基板。3.如申请专利范围第2项所述之薄膜电晶体结构,其中该本质区域、该第一掺杂区及该第二掺杂区系设置于该多晶矽层。4.如申请专利范围第1项所述之薄膜电晶体结构,其中该第一掺杂区及该第二掺杂区系分别藉由植入不同浓度之磷元素所构成。5.如申请专利范围第1项所述之薄膜电晶体结构,其中该第二掺杂区之掺杂浓度系大于该第一掺杂区之掺杂浓度。6.如申请专利范围第1项所述之薄膜电晶体,其中该闸极可由钼钨合金(MoW)、铬(Cr)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)或铜(Cu)金属所制成。7.如申请专利范围第1项所述之薄膜电晶体,其中该本质区域与相对应之该闸极间更包含一闸极氧化层。8.如申请专利范围第7项所述之薄膜电晶体,其中该闸极氧化层系由二氧化矽所构成。9.如申请专利范围第1项所述之薄膜电晶体结构,其中该闸极系构成一Ⅱ型分布。10.如申请专利范围第9项所述之薄膜电晶体结构,其中该闸极具有一特性长度,且该特性长度小于7um。11.如申请专利范围第1项所述之薄膜电晶体结构,其中该闸极系构成一L型分布。12.如申请专利范围11项所述之薄膜电晶体结构,其中该闸极具有一特性长度,且该特性长度小于5um。13.如申请专利范围第1项所述之薄膜电晶体结构,其中该闸极系构成一I型分布。14.如申请专利范围第13项所述之薄膜电晶体结构,其中该闸极具有一特性长度,且该特性长度小于5um。15.如申请专利范围第1项所述之薄膜电晶体结构,其中该闸极系构成一E型分布。16.如申请专利范围第15项所述之薄膜电晶体结构,其中该闸极具有一特性长度,且该特性长度小于7um。17.一种薄膜电晶体结构,其包含:一基板,其上具有N个本质区域、N-1个第一掺杂区、二个第二掺杂区,其中该N-1个第一掺杂区系交错设置于该N个本质区域之间,而该第二掺杂区则分别设置于该第1个本质区域及该第N个本质区域之外侧,其中N为一整数,且N≧2;一源极及一汲极,分别连结至该第二掺杂区;以及至少一闸极,其覆盖该N个本质区域,使每一本质区域之边缘部分与对应闸极之边缘部分实质上对准。18.如申请专利范围第17项所述之薄膜电晶体结构,其中该半导体基层系为一多晶矽半导体基层。19.如申请专利范围第17项所述之薄膜电晶体结构,其中该第一掺杂区及该第二掺杂区系分别藉由植入不同浓度之磷元素所构成。20.如申请专利范围第17项所述之薄膜电晶体结构,其中该第二掺杂区之掺杂浓度系大于该第一掺杂区之掺杂浓度。21.如申请专利范围第17项所述之薄膜电晶体,其中该闸极可由钼钨合金(MoW)、铬(Cr)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)或铜(Cu)金属所制成。22.如申请专利范围第17项所述之薄膜电晶体,其中该本质区域与其相对应之该闸极间更包含一闸极氧化层。23.如申请专利范围第22项所述之薄膜电晶体,其中该闸极氧化层系由二氧化矽所构成。24.如申请专利范围第17项所述之薄膜电晶体结构,其中该闸极系构成一Ⅱ型、L型、I型或E型分布。25.如申请专利范围第24项所述之薄膜电晶体结构,其中该闸极具有一特性长度,且当该闸极系构成该Ⅱ型与该E型时,该特性长度小于7um,当该闸极系构成该L型与该I型时,该特性长度小于5um。图式简单说明:第一图:其系为目前应用于主动式矩阵液晶平面显示器(AM-LCD)中作为开关元件之三端元件薄膜电晶体之截面示意图。第二图(a)-(b):其系分别为本案之薄膜电晶体之第一较佳实施例俯视与剖面图。第三图(a)-(b):其系为本案之薄膜电晶体之第二较佳实施例示意图,其中第三图(a)系揭示多矽晶层上本质区域、第一掺杂区及第二掺杂区之分布情形,而第三图(b)则显示闸极相对于本质区域、第一掺杂区与第二掺杂区之分布情形。第四图(a)-(b):其系为本案之薄膜电晶体之第三较佳实施例示意图,其中第四图(a)系揭示多矽晶层上主动区域、第一掺杂区及第二掺杂区之分布情形,而第四图(b)则显示闸极相对于本质区域、第一掺杂区与第二掺杂区之分布情形。第五图(a)-(b):其系为本案之薄膜电晶体之第四较佳实施例示意图,其中第五图(a)系揭示多矽晶层上本质区域、第一掺杂区及第二掺杂区之分布情形,而第五图(b)则显示闸极相对于本质区域、第一掺杂区与第二掺杂区之分布情形。第六图(a)-(b):其系为本案之薄膜电晶体之第五较佳实施例示意图,其中第六图(a)系揭示多矽晶层上本质区域、第一掺杂区及第二掺杂区之分布情形,而第六图(b)则显示闸极相对于本质区域、第一掺杂区与第二掺杂区之分布情形。 |
