使用动态门槛电压字元线电晶体之记忆体单元

摘要

在本发明中我们提出了一个使用动态门槛电压字元线电晶体之记忆体单元。其特征为撷取低门槛电压的大电流优点，来加速记忆体的操作速度，并结合高门槛电压的低漏电流，可作为栓锁的优点。另一特征为根据记忆体之操作模式，且利用控制基底电压来达成动态门槛电压。

主权项

1.一种积体电路记体单元,包含:一记忆体单元(Memory cell):一切换式基底直流电压源(Switched Bulk DC VoltageSource);复数个字元线控制电晶体(Wordline-ControlledTransistors),系由该切换式基底直流电压源控制该等字元线控制电晶体之门槛电压,其为读写操作时,该等字元线控制电晶体之基底接到一第一电压准位;当其为待机模式时,该等字元线控制电晶体之基底接到一第二电压准位;该第一电压准位高于该第二电压准位。2.如请求项1之积体电路记忆单元,其中该记忆体单元为一4T记忆单元。图式简单说明:图一、习知技术(记忆体单元)图二、本发明之较佳实施例;图三、模拟基底电压产生变化电路;图四、模拟基底电压产生变化时,汲极电流响应;图五、提出的新式架构和传统架构的读出速度比较;图六、提出的新式架构和传统架构的写入速度比较;图七、提出的技术应用于负载电阻式4T SRAM;图八、提出的技术应用于无负载式4T SRAM之一;图九、提出的技术应用于无负载式4T SRAM之一;图十、提出的技术应用于DRAM;