| 主权项 |
1.一种适用于一射频积体电路之静电放电防护电路,该射频积体电路包括一个具有一VDD电压射频脚位、一VSS射频脚位以及一射频输入脚位之射频电路,该静电放电防护电路包括:一静电放电钳位电路,该静电放电钳位电路包括两个端子,其中一第一端子与该VDD电压射频脚位连接,并且一第二端子与该VSS射频脚位连接;以及一电感电容式振荡电路结构,该电感电容式振荡电路结构耦合在该静电放电钳位电路之该些两个端子之间,并且位于该射频电路与该射频输入脚位之间,其中该电感电容式振荡电路结构包括串联连接在该静电放电钳位电路之该第一端子与该射频输入脚位之间的一第一二极体及一第一电感电容式振荡电路,以及串联连接在该静电放电钳位电路之该第二端子与该射频输入脚位之间的一第二二极体及一第二电感电容式振荡电路。2.如申请专利范围第1项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该静电放电钳位电路之该第一端子耦合并且该第一二极体之一阳极端子与该第一电感电容式振荡电路耦合,而该第二二极体之一阴极端子与该第二电感电容式振荡电路耦合并且该第二二极体之一阳极端子与该静电放电钳位电路之该第二端子耦合。3.如申请专利范围第2项所述之静电放电防护电路,其中该电感电容式振荡电路结构包括彼此平行连接之一电感器及一电容器。4.如申请专利范围第1项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该第一电感电容式振荡电路耦合并且该第一二极体之一阳极端子与一个位于该射频电路与该射频输入脚位之间的端子耦合,而该第二二极体之一阴极端子与位于该射频电路与该射频输入脚位之间的该端子耦合并且该第二二极体之一阳极端子与该第二电感电容式振荡电路耦合。5.如申请专利范围第4项所述之静电放电防护电路,其中该电感电容式振荡电路结构包括彼此平行连接之一电感器及一电容器。6.一种适用于一射频积体电路之静电放电防护电路,该射频积体电路包括一个具有一VDD电压射频脚位、一VSS射频脚位以及一射频输入脚位之射频电路,该静电放电防护电路包括:一静电放电钳位电路,该静电放电钳位电路包括两个端子,其中一第一端子与该VDD电压射频脚位连接,并且一第二端子与该VSS射频脚位连接;以及一电感电容式振荡电路结构,该电感电容式振荡电路结构耦合在该静电放电钳位电路之该些两个端子之间,并且位于该射频电路与该射频输入脚位之间,其中该电感电容式振荡电路结构包括一个位于该静电放电钳位电路之该第一端子与该射频输入脚位之间的第一静电放电方块,以及一个位于该静电放电钳位电路之该第二端子与该射频输入脚位之间的第二静电放电方块。7.如申请专利范围第6项所述之静电放电防护电路,其中该第一静电放电方块包括串联连接之一个第一二极体及两个第一电感电容式振荡电路,并且该第二静电放电方块包括一个第二二极体及两个第二电感电容式振荡电路。8.如申请专利范围第7项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该静电放电钳位电路之该第一端子耦合并且该第一二极体之一阳极端子与该些第一电感电容式振荡电路之一耦合,而该第二二极体之一阴极端子与该些第二电感电容式振荡电路之一耦合并且该第二二极体之一阳极端子与该静电放电钳位电路之该第二端子耦合。9.如申请专利范围第8项所述之静电放电防护电路,其中该些第一及第二电感电容式振荡电路之每一个都包括彼此平行连接之一电感器及一电容器。10.如申请专利范围第7项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该些第一电感电容式振荡电路之一耦合并且该第一二极体之一阳极端子与一个位于该射频电路与该射频输入脚位之间的端子耦合,而该第二二极体之一阴极端子与位于该射频电路与该射频输入脚位之间的该端子耦合并且该第二二极体之一阳极端子与该些第二电感电容式振荡电路之一耦合。11.如申请专利范围第10项所述之静电放电防护电路,其中该些第一及第二电感电容式振荡电路之每一个都包括彼此平行连接之一电感器及一电容器。12.如申请专利范围第6项所述之静电放电防护电路,其中该第一静电放电方块包括串联连接之一个第一二极体及复数个第一电感电容式振荡电路,并且该第二静电放电方块包括一个第二二极体及复数个第二电感电容式振荡电路。13.如申请专利范围第12项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该静电放电钳位电路之该第一端子耦合并且该第一二极体之一阳极端子与该些第一电感电容式振荡电路之一耦合,而该第二二极体之一阴极端子与该些第二电感电容式振荡电路之一耦合并且该第二二极体之一阳极端子与该静电放电钳位电路之该第二端子耦合。14.如申请专利范围第13项所述之静电放电防护电路,其中该些第一及第二电感电容式振荡电路之每一个都包括彼此平行连接之一电感器及一电容器。15.如申请专利范围第6项所述之静电放电防护电路,其中该第一二极体之一阴极端子与该些第一电感电容式振荡电路之一耦合并且该第一二极体之一阳极端子与一个位于该射频电路与该射频输入脚位之间的端子耦合,而该第二二极体之一阴极端子与位于该射频电路与该射频输入脚位之间的该端子耦合并且该第二二极体之一阳极端子与该些第二电感电容式振荡电路之一耦合。16.如申请专利范围第15项所述之静电放电防护电路,其中该些第一及第二电感电容式振荡电路之每一个都包括彼此平行连接之一电感器及一电容器。17.一种适用于一射频积体电路之静电放电防护电路,该射频积体电路包括一个具有一VDD电压射频脚位、一VSS射频脚位以及一射频输入脚位之射频电路,该静电放电防护电路包括:一静电放电钳位电路,该静电放电钳位电路包括两个端子,其中一第一端子与该VDD电压射频脚位连接,并且一第二端子与该VSS射频脚位连接;以及一电感电容式振荡电路结构,该电感电容式振荡电路结构耦合在该静电放电钳位电路之该些两个端子之间,并且位于该射频电路与该射频输入脚位之间,其中该电感电容式振荡电路结构包括串联连接在该静电放电钳位电路之该第一端子与该射频输入脚位之间的一第一二极体、一第一电感电容式振荡电路以及一第一静电放电方块,以及串联连接在该静电放电钳位电路之该第二端子与该射频输入脚位之间的一第二二极体、一第二电感电容式振荡电路以及一第二静电放电方块。18.如申请专利范围第17项所述之静电放电防护电路,其中该第一静电放电方块包括串联连接之一第三二极体及一第三电感电容式振荡电路。19.如申请专利范围第18项所述之静电放电防护电路,其中该第三二极体之一阴极端子与该静电放电钳位电路之该第一端子耦合并且该第三二极体之一阳极端子与该第三电感电容式振荡电路耦合。20.如申请专利范围第18项所述之静电放电防护电路,其中该第三电感电容式振荡电路包括彼此平行连接之一电感器及一电容器。21.如申请专利范围第18项所述之静电放电防护电路,其中该第三二极体之一阴极端子与该第三电感电容式振荡电路耦合并且该第三二极体之一阳极端子与该第一电感电容式振荡电路耦合。22.如申请专利范围第21项所述之静电放电防护电路,其中该第三电感电容式振荡电路包括彼此平行连接之一电感器及一电容器。23.如申请专利范围第17项所述之静电放电防护电路,其中该第二静电放电方块包括串联连接之一第四二极体及一第四电感电容式振荡电路。24.如申请专利范围第23项所述之静电放电防护电路,其中该第四二极体之一阴极端子与该第四电感电容式振荡电路耦合并且该第四二极体之一阳极端子与该静电放电钳位电路之该第二端子耦合。25.如申请专利范围第23项所述之静电放电防护电路,其中该第四电感电容式振荡电路包括彼此平行连接之一电感器及一电容器。26.如申请专利范围第23项所述之静电放电防护电路,其中该第四二极体之一阴极端子与该第二电感电容式振荡电路耦合并且该第四二极体之一阳极端子与该第四电感电容式振荡电路耦合。27.如申请专利范围第26项所述之静电放电防护电路,其中该第四电感电容式振荡电路包括彼此平行连接之一电感器及一电容器。28.如申请专利范围第17项所述之静电放电防护电路,其中该些第一及第二电感电容式振荡电路之每一个都包括彼此平行连接之一电感器及一电容器。图式简单说明:第1图是适合数位积体电路之一种具有两级式保护结构之传统静电放电保护设计之方块图。第2图绘示积体电路的输入/输出脚位在遭受静电放电轰击(Zapping)时的四种可能的连接方式,包括PS(Positive-to-Vss)模式、NS(Negative-to-Vss)模式、PD(Positive-to-Vdd)模式、以及ND(Negative-to-Vdd)模式。第3图是适合射频电路之另一种具有一级保护结构之传统静电放电保护设计之方块图。第4图及第5图绘示在PS模式及ND模式静电放电应力下第3图之射频静电放电保护设计之静电放电电流路径。第6图及第8图绘示由史丹佛大学(Stanford)大学所发明之适合高速积体电路之分布式静电放电保护元件。第7图绘示第6图之静电放电(CA+CB)之寄生电容横越其由原点沿史密斯图(Smith Chart)圆周之路径。第9图绘示第8图之静电放电防护元件之寄生电容横越其由原点沿史密斯图(Smith Chart)圆周之路径。第10图至第17图是本发明之较佳实施例之静电放电保护设计及其静电放电电流路径之方块图。 |
