| 主权项 |
1.一种薄型记忆体模组,包含: 一可挠性模组基板(flexible module board),其系具有一 表面及一线路层,该线路层系连接有复数个内终端 与复数个外接指; 复数个记忆体晶片,其系设于该可挠性模组基板之 该表面,每一记忆体晶片系具有一主动面,复数个 凸块系设于该主动面,并接合对应之该些内终端; 及 一点涂胶体,其系密封该些凸块。 2.如申请专利范围第1项所述之薄型记忆体模组,其 中该些记忆体晶片系为KGD(Know Good Die,已知良好晶 片)。 3.如申请专利范围第1项所述之薄型记忆体模组,其 另包含一强化板(stiffener),其系黏结于该可挠性模 组基板。 4.如申请专利范围第3项所述之薄型记忆体模组,其 中该强化板系为散热金属板。 5.如申请专利范围第1项所述之薄型记忆体模组,其 中该些记忆体晶片之该些凸块系呈中央排列。 6.如申请专利范围第1项所述之薄型记忆体模组,其 中该可挠性模组基板系具有复数个开口,以使对应 之该些记忆体晶片之凸块结合至该可挠性模组基 板之该些内终端。 7.如申请专利范围第6项所述之薄型记忆体模组,其 中该可挠性模组基板之每一开口宽度系小于对应 之该些记忆体晶片之对应边长度。 8.如申请专利范围第6项所述之薄型记忆体模组,其 中该些内终端系由延伸至该些开口之对应该些导 脚连接,以接合该些凸块。 9.如申请专利范围第1项所述之薄型记忆体模组,其 中该可挠性模组基板之厚度系不大于0.18mm。 10.如申请专利范围第9项所述之薄型记忆体模组, 其中该薄型记忆体模组之总厚度系不大于0.8mm。 11.如申请专利范围第1项所述之薄型记忆体模组, 其中该些内终端系为垫片状。 12.如申请专利范围第1项所述之薄型记忆体模组, 其中该些外接指系形成于该可挠性模组基板之同 一侧边。 13.如申请专利范围第1项所述之薄型记忆体模组, 其中该些记忆体晶片系选自于SDRAM晶片(同步动态 随机存取记忆体)、DDR SDRAM晶片(双倍资料传输速 率同步动态随机存取记忆体)、DDR Ⅱ SDRAM晶片、 DDR Ⅲ SDRAM晶片、SRAM晶片(静态随机存取记忆体)与 Flash晶片(快闪记忆体)之其中之一。 图式简单说明: 第1图:一种习知记忆体模组之截面示意图; 第2图:依本创作之第一具体实施例,一种薄型记忆 体模组之背面示意图; 第3图:依本创作之第一具体实施例,沿第2图3-3线该 薄型记忆体模组之截面示意图; 第4图:依本创作之第一具体实施例,沿第2图4-4线该 薄型记忆体模组之截面示意图;及 第5图:依本创作之第二具体实施例,一种薄型记忆 体模组之截面示意图。 |
