| 发明名称 | 在具有均匀错配位错密度的弛豫SiGe膜上的应变硅 | ||
| 摘要 | 本发明提供一种形成半导体衬底结构的方法。在硅衬底上形成压应变的SiGe层。将原子离子注入SiGe层以引起排列末端损伤。进行退火以弛豫应变的SiGe层。退火期间，在SiGe层中形成均匀分布的填隙位错环。填隙位错环提供在SiGe层和硅衬底之间的错配位错的成核基础。由于填隙位错环均匀分布，因此错配位错也均匀分布，从而弛豫了SiGe层。在弛豫SiGe层上形成张应变的硅层。 | ||
| 申请公布号 | CN1601699A | 申请公布日期 | 2005.03.30 |
| 申请号 | CN200410058115.2 | 申请日期 | 2004.08.13 |
| 申请人 | 国际商业机器公司 | 发明人 | D·奇丹巴尔拉奥;O·H·多库马奇 |
| 分类号 | H01L21/20;H01L21/265;H01L21/324;H01L21/322 | 主分类号 | H01L21/20 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;李峥 |
| 主权项 | 1.一种制造半导体器件的方法，包括以下步骤：在硅衬底上形成压应变的SiGe层；离子注入原子以在SiGe层中形成均匀分布的填隙位错环；以及退火以在SiGe层中形成均匀分布的错配位错。 | ||
| 地址 | 美国纽约 | ||