积体电路结构内介电阻障层之制造方法、内连结构与半导体装置及其制造方法

摘要

本发明系关于积体电路结构内介电阻障层之制造方法、内连结构与半导体装置及其制造方法，其中积体电路结构内介电阻障层之制造方法，包括下列步骤：形成一低介电常数介电层于一基板上，该低介电常数介电层具有至少一开口以露出一下层金属层；以及形成一第一碳化矽基阻障层，以覆盖该低介电常数介电层之露出表面。