发明名称 |
一种网络处理器的数据包接收接口部件及其存储管理方法 |
摘要 |
本发明涉及数据通信技术领域。特别是一种用于网络处理器的数据包接收接口部件及其存储管理方法。部件包括:数据接收缓冲装置;指针存储区管理装置;DRAM(动态随机存取存储器)存储控制器;SRAM(静态随机存取存储器)存储控制器;队列管理装置;数据存储区。方法包括:使用队列表、数据包指针和存储块指针对数据存储区进行有效的组织管理;利用存储块指针和存储块位置对齐节省存储空间并提高操作效率;使用SRAM和DRAM分别存储数据包头和净荷数据来提高处理数据传输速度。本发明还通过对DRAM存储控制器进行改进,进一步提高了数据的存取速度,有助于高速网络处理器克服其存储瓶颈,实现高速数据传输和处理。 |
申请公布号 |
CN1595910A |
申请公布日期 |
2005.03.16 |
申请号 |
CN200410050004.7 |
申请日期 |
2004.06.25 |
申请人 |
中国科学院计算技术研究所 |
发明人 |
宫曙光;李华伟;徐宇峰;刘彤;李晓维 |
分类号 |
H04L12/56 |
主分类号 |
H04L12/56 |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
周国城 |
主权项 |
1.一种用于网络处理器的数据包接收接口部件,接收接口部件主要包括:一个数据接收缓冲装置,它与多个装置相连,用于数据的接收、缓冲、接口状态跟踪以及发出数据的存储与排队请求;一个指针存储区管理装置,用于存储区的组织管理,完成存储区指针的管理和维护以及数据存储块的分配;一个DRAM存储控制器,提供对DRAM数据存储区的访问接口;一个SRAM存储控制器,提供对SRAM数据存储区的访问接口;一个队列管理装置,用于队列的组织管理和处理数据的分发;一片数据存储区,该存储区主要是指一片内部的SRAM,用于存储数据包数据。 |
地址 |
100080北京市中关村科学院南路6号 |