发明名称 | 制作罩幕式只读存储器的埋藏位元线的方法 | ||
摘要 | 本发明揭露一种制作罩幕式只读存储器(mask ROM)的埋藏位元线的方法;首先在一半导体基底上形成一图案化光阻层,并于未被该图案化光阻层所覆盖的该半导体基底中形成一掺杂区域,接着进行一半导体制程,以缩小该图案化光阻层,再于未被该缩小的图案化光阻层所覆盖的该半导体基底中形成一轻掺杂漏极区域,其中该轻掺杂漏极区域与该掺杂区域构成该罩幕式只读存储器的埋藏位元线,最后去除该缩小的图案化光阻层;本发明不但可以有效的降低埋藏位元线的电场强度,减少热载子效应,其两侧的轻掺杂漏极更可以提高贯穿电压以避免埋藏位元线发生离子贯穿现象,且本发明并没有元件小型化的限制,适合高积集度的半导体制程。 | ||
申请公布号 | CN1193423C | 申请公布日期 | 2005.03.16 |
申请号 | CN02143622.3 | 申请日期 | 2002.09.24 |
申请人 | 联华电子股份有限公司 | 发明人 | 吴沂庭 |
分类号 | H01L21/8246;H01L21/768 | 主分类号 | H01L21/8246 |
代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 陈红 |
主权项 | 1.一种制作罩幕式只读存储器的埋藏位元线的方法,其特征是:该方法包含有下列步骤:提供一半导体基底,其上涂布有一光阻层;图案化该光阻层,以形成一线宽L的埋藏位元线光阻图案;进行一第一离子布植制程,以于未被该埋藏位元线光阻图案所覆盖的该半导体基底中植入一掺杂区域;进行一半导体制程,缩小该埋藏位元线光阻图案的线宽L至线宽L′;进行一第二离子布植制程,以于未被该缩小的埋藏位元线光阻图案所覆盖的该半导体基底中形成一轻掺杂漏极区域,其中该轻掺杂漏极区域与该掺杂区域构成该罩幕式只读存储器的埋藏位元线;以及去除该埋藏位元线光阻图案。 | ||
地址 | 台湾省新竹市 |