| 主权项 |
1.一种单晶片,其包含有:一处理器,用来控制该单晶片之运作;一高速桥接电路,电连接于该处理器,用来控制连接于该高速桥接电路之高速周边装置与该处理器之间之讯号传输;一低速桥接电路,电连接于该高速桥接电路,用来控制连接于该低速桥接电路之第一低速周边装置与该高速桥接电路之间之讯号传输;以及一扩充埠,电连接于该高速桥接电路,用来连接一扩充型桥接电路,该扩充型桥接电路系外接于该单晶片,用来控制连接于该扩充型桥接电路之复数个第二低速周边装置与该高速桥接电路之间之讯号传输。2.如申请专利范围第1项所述之单晶片,其中该处理器系对应一精简指令集架构。3.如申请专利范围第1项所述之单晶片,其另包含有:一多工选择器,其包含有:一输入端,电连接于该扩充埠;一第一输出端,电连接于该高速桥接电路;以及一第二输出端,电连接于该低速桥接电路。4.如申请专利范围第3项所述之单晶片,其中当该扩充型桥接电路连接该扩充埠时,该多工选择器会连接该输入端与该第一输出端。5.如申请专利范围第3项所述之单晶片,其中该扩充埠系选择性地用来连接一输入/输出连接埠或该扩充型桥接电路。6.如申请专利范围第5项所述之单晶片,其中当该扩充埠连接该输入/输出连接埠时,该多工选择器会连接该输入端与该第二输出端。7.如申请专利范围第1项所述之单晶片,其中该低速桥接电路系连接一第一输入/输出连接埠,该第一输入/输出连接埠系用来连接该第一低速周边装置,以及该扩充型桥接电路系连接一第二输入/输出连接埠,该第二输入/输出连接埠系用来连接该些第二低速周边装置。8.如申请专利范围第1项所述之单晶片,其中该扩充埠系使用一预定滙流排来连接该扩充型桥接电路。9.如申请专利范围第8项所述之单晶片,其中该预定滙流排系为一V-link滙流排。10.如申请专利范围第8项所述之单晶片,其中该预定滙流排系为一PCI滙流排。11.如申请专利范围第1项所述之单晶片,其中该扩充型桥接电路系为x86架构之南桥电路。12.如申请专利范围第1项所述之单晶片,其中该单晶片系设置于一封装体中,以及该扩充埠系为该封装体之复数个接脚。13.如申请专利范围第1项所述之单晶片,其系应用于一嵌入式系统。图式简单说明:图一习知嵌入式系统的示意图。图二为本发明第一种单具片应用于嵌入式系统的示意图。图三为本发明第二种单晶片应用于嵌入式系统的示意图。 |
