半导体积体电路及其功能电路

摘要

本发明之IP(功能电路)系在于内建IP之LSI的开发与 LSI衍生产品的开发，当再利用规格基准的IP的时候，藉由将取入系统时脉之同步电路与IP功能电路整合一体为IP，以将系统时脉取入IP中，故使用仅考虑系统时脉的简单桥接电路，使再利用者可以轻易地将前述之IP整合于 LSI中。此外，对于IP再利用者的IP管理上也可以减轻负担，而提高IP的再利用性。藉由将系统时脉取入IP中，以减轻加在IP再利用者对于开发复杂的桥接电路之负担。

主权项

1.一种功能电路,包括:一系统滙流排,同步于一系统时脉;一智慧财产(intellecture property,IP)功能电路,为依据需求设计而特制之可再利用积体电路,且同步于一局部时脉;以及一同步电路,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定一动作时脉,其中该同步电路系藉由输入该系统时脉与该局部时脉,以确定由该系统时脉之该IP功能电路的一存取时间,来决定该动作时脉。2.如申请专利范围第1项所述功能电路,其中该同步电路系藉由输入该系统时脉与该局部时脉,藉由产生由该系统时脉之该IP功能电路的一存取结束讯号,来决定该动作时脉。3.如申请专利范围第2项所述之功能电路,其中该存取结束讯号系藉由使用同步于该系统时脉而起动之一计数器与一比较电路,并比较该计数器之输出与一频率指定讯号而产生。4.如申请专利范围第1项所述之功能电路,其中该同步电路并不依据该系统滙流排的种类,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定该动作时脉。5.如申请专利范围第1项所述之功能电路,其中该系统时脉的频率并不固定在特定的频率。6.如申请专利范围第5项所述之功能电路,其中该系统时脉的频率,藉由输入一频率指定讯号到该同步电路,而不固定在特定的频率。7.如申请专利范围第1项所述之功能电路,其中藉由给予该系统时脉之频率,而自动地产生暂存器转移等级(RTL)的设计资料。8.一种功能电路,包括:一系统滙流排,同步于一系统时脉;一智慧财产(intellecture property,IP)功能电路,为依据需求设计而特制之可再利用积体电路,且同步于一局部时脉;以及一同步电路,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定一动作时脉,并且该IP功能电路与该同步电路系一体化。9.如申请专利范围第8项所述之功能电路,其中该同步电路并不依据该系统滙流排的种类,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定该动作时脉。10.如申请专利范围第8项所述之功能电路,其中该系统时脉的频率为可变。11.如申请专利范围第10项所述之功能电路,其中该系统时脉的频率系藉由输入一频率指定讯号到该同步电路而加以改变。12.一种半导体积体电路,包括:一功能电路,其中该功能电路包括:一系统滙流排,同步于一系统时脉;一智慧财产(intellecture property,IP)功能电路,为依据需求设计而特制之可再利用积体电路,且同步于一局部时脉;以及一同步电路,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定一动作时脉,其中该同步电路系藉由输入该系统时脉与该局部时脉,以确定由该系统时脉之该IP功能电路的一存取时间,来决定该动作时脉。13.如申请专利范围第12项所述之半导体积体电路,其中该同步电路系藉由输入该系统时脉与该局部时脉,藉由产生由该系统时脉之该IP功能电路的一存取结束讯号,来决定该动作时脉。14.如申请专利范围第13项所述之半导体积体电路,其中该存取结束讯号系藉由使用同步于该系统时脉而起动之一计数器与一比较电路,并比较该计数器之输出与一频率指定讯号而产生。15.如申请专利范围第12项所述之半导体积体电路,其中该同步电路并不依据该系统滙流排的种类,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定该动作时脉。16.如申请专利范围第12项所述之半导体积体电路,其中该系统时脉的频率并不固定在特定的频率。17.如申请专利范围第16项所述之半导体积体电路,其中该系统时脉的频率,藉由输入一频率指定讯号到该同步电路,而不固定在特定的频率。18.如申请专利范围第12项所述之半导体积体电路,其中藉由给予该系统时脉之频率,而自动地产生暂存器转移等级(RTL)的设计资料。19.一种半导体积体电路,包括:一功能电路,其中该功能电路包括:一系统滙流排,同步于一系统时脉;一智慧财产(intellecture property,IP)功能电路,为依据需求设计而特制之可再利用积体电路,且同步于一局部时脉;以及一同步电路,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定一动作时脉,并且该IP功能电路与该同步电路系一体化。20.如申请专利范围第19项所述之半导体积体电路,其中该同步电路并不依据该系统滙流排的种类,在该系统滙流排与该IP功能电路之间进行讯号的传送,以决定该动作时脉。21.如申请专利范围第19项所述之半导体积体电路,其中该系统时脉的频率并不固定在特定的频率。22.如申请专利范围第19项所述之半导体积体电路,其中该系统时脉的频率,藉由输入一频率指定讯号到该同步电路,而不固定在特定的频率。图式简单说明:第1图绘示习知之IP设计示意图。第2图绘示习知之与系统滙流排无关之IP设计示意图。第3图绘示系统时脉与局部时脉之间的关系示意图;第4图绘示本发明第一实施例之IP设计的概念示意图。第5图绘示本发明第一实施例之IP的构成示意图;第6图绘示系统时脉与暂存器存取的时序波形示意图。第7图绘示IP之具体构成的电路示意图。第8图绘示本发明第二实施例之频率指定讯号的动作示意图。