| 主权项 |
1.一种用于生成p型-本质层-n型光线检波器(7)之阵列(20)之方法,包含:提供一晶圆(1);在该晶圆之一表面上形成一具有第一类型之导电性之第一层(2);在该第一层上形成一为本质层之第二层(3);对于每一光线检波器,形成一第一区域(9A)进入一在该第一层表面反侧之该第二层之表面,所形成之第一区域具有第二类型之导电性;以及将该晶圆薄化。2.如申请专利范围第1项之方法,尚且包含穿过该第二层形成一至少到达该第一层之开口(6);及经由该开口使该第一层与一第一电触体(9B、13B、15)电接触。3.如申请专利范围第2项之方法,尚且包含使每一区域与一相关连之第二电触体(12、13A)电接触,其中该第一及第二电触体位于该阵列之同一非辐射接收表面上,其中该电接触之步骤各包含形成一铟凸块(13A、13B),且进一步包含将该阵列与一读出积体电路(30)拼合。4.如申请专利范围第1项之方法,其中在该晶圆表面上形成该第一层之工作包含在该晶圆表面上生长一掺杂磊晶层及将该第一层植入该晶圆表面二者中之一。5.如申请专利范围第2项之方法,其中穿过该第二层形成一至少到达该第一层之开口之工作包括在该开口之侧壁上形成一具有第一类型之导电性之第二区域,其中形成该第一区域及形成该第二区域之工作包含至少为将一所需化学物种植入该第二层及将所需化学物种扩散入该第二层二者中之一。6.如申请专利范围第1项之方法,其中在该第一层上形成该第二层之工作包括在该第一层上生长一磊晶本质层,其中薄化工作包含至少为将该晶圆机械薄化及化学薄化二者中之一,且其中第一类型之导电性为n-型,而其中第二类型之导电性为p-型。7.一种p型-本质层-n型光线检波器单位晶胞(7)之阵列(20),包含:一薄化之基质;一置于该基质之一表面上具有第一类型之导电性之第一层(2);一置于该第一层上为属本质层之第二层(3);对于每一光线检波器单位晶胞,一进入该第一层表面反侧之该第二层之一表面所形成之区域(9A),所形成之区域具有第二导电性并经由所述第二本质层与所述下方第一层形成一p型-本质层-n型光线检波器;及至少一开口(6),系制成穿过该第二层至少到达该第一层及一第一电触体(9B、15、13B),供经由该开口与该第一层电接触。8.如申请专利范围第7项之阵列,尚且包含,对于每一所述区域,一相关连之第二电触体(12、13A)电接触,其中该第一及第二电触体位于该阵列之同一非辐射接收表面上,用于将所述阵列拼合至一读出积体电路。9.如申请专利范围第7项之阵列,其中所述第一层包含一生长于所述基质之表面上之掺杂磊晶层及一植入所述基质之表面之层二者中之一。10.如申请专利范围第7项之阵列,其中所述第二层包含一生长于所述第一层上之磊晶本质层,其中所述基质由一矽晶圆之一薄化部份构成,且其中第一类型之导电性为n-型,而其中第二类型之导电性为p-型。11.如申请专利范围第7项之阵列,尚且包含一包围各个光线检波器单位晶胞之电耗尽栅(14)。12.如申请专利范围第7项之阵列,其中所述第一电触体包含一在所述本质层上之植入区域或一在所述本质层上具有第一类型之导电性之扩散区域二者中之一。图式简单说明:图1-5 为放大之横断面视图,有用于说明依据本发明制作P-I-N检波器之方法;图6 为本发明已完成之P-I-N检波器单位晶胞之放大横断面视图;而图7 显示与一读出积体电路(ROIC)拼合之P-I-N检波器单位晶胞阵列。 |
