| 主权项 |
1.一种嵌入式记忆体撷取时间量测方法,系将待测信号时间长短,经由时间电压转换器转换为电压大小,再以峰値侦测器和以前所存最大値比较,将迄今最大値储存,以待下次比较,直到记忆体测试结束,比对过所有记忆体细胞元之撷取时间为止;此时所储存电压即为记忆体撷取时间之最大値,再将该最大値电压利用电压时间转换器转换为时间,再经时间数位转换器转换为数位信号时间数据输出;主要技术内容在于配合记忆体测试中,出现读背景资料、写入和背景相反资料、读取刚写入资料的重复三步骤顺序,量测上述第三步骤读取刚写入记忆体细胞元之撷取时间,利用下一地址之上述前二步骤时间,同时以峰値侦测器比较并记录迄今记忆体撷取时间之最大値,以整合于测试流程中,并转换为数位信号时间数据输出,以节省成本。2.如申请专利范围第1项所述一种嵌入式记忆体撷取时间量测方法,其中电压时间转换器和时间数位转换器可由类比数位转换器取代之。3.如申请专利范围第1或2项所述中任一项之嵌入式记忆体撷取时间量测方法,其中待测信号时间长短亦或转换为电流、电荷、或其他参数,并不限于电压大小;唯申请专利范围第1或2项所述中任一项之时间电压转换器、峰値侦测器、电压时间转换器、或类比数位转换器亦需变更以同样参数设计之。4.一种嵌入式记忆体撷取时间量测装置,包含由时间电压转换器、峰値侦测器、电压时间转换器、延迟电路、时间数位转换器、待测信号、和外界输入控制信号:归零信号、记忆体测试未结束、记忆体测试结束所组成,其中:时间电压转换器可为积分电路,积分待测信号时间为电压値;峰値侦测器由归零信号、记忆体测试未结束分别控制归零及储存比较大値;记忆体测试结束控制最后结果经由电压时间转换器传出,经时间数位转换器输出即为量测之记忆体撷取时间数位输出;延迟电路系依待测信号产生取样信号和放电控制信号以完成取样;当待测时脉启动时,取样信号立即启动固定时间,而放电控制信号立即为不动作一固定时间,但比取样信号时间长;待峰値侦测器已完成比较且锁定较大値后,取样信号才结束;而取样信号结束后一小段时间,待比较器安顿后,放电控制信号才启动,开始放电为下次量测做预备动作;特征在于量测开始时,依待测信号使用控制信号以"窗式"比较峰値侦测器中现在撷取时间和以前所存时间最大値,以避开比较器延迟时间、安顿时间,使峰値侦测器中所储存之最大记忆体撷取时间値为正确値。5.如申请专利范围第4项所述一种嵌入式记忆体撷取时间量测装置,其中电压时间转换器和时间数位转换器可由类比数位转换器取代之。6.如申请专利范围第4或5项所述中任一项之嵌入式记忆体撷取时间量测装置,其中时间电压转换器、峰値侦测器、电压时间转换器、或类比数位转换器亦或变更为时间电流转换器、电流峰値侦测器、电流时间转换器、或电流式类比数位转换器。7.如申请专利范围第4或5项所述中任一项之嵌入式记忆体撷取时间量测装置,其中时间电压转换器、峰値侦测器、电压时间转换器、或类比数位转换器亦或变更为时间电荷转换器、电荷峰値侦测器、电荷时间转换器、或电荷式类比数位转换器。图式简单说明:第一图为 传统RAM产品出货流程图。第二图为 整合测试流程之本发明量测方法示意图。第三图为 整合测试流程之本发明量测方法实施例。第四图为 单独使用本发明量测方法流程图。第五图为 先前技术之比较器缺点。第六图为 本发明量测装置实施例。第七图为 本发明量测装置比较器模拟结果。第八图为 本发明量测装置线性分析。 |
