| 主权项 |
1.一种记忆体装置中过度抹除位元之复原方法,其系于一抹除操作之后进行,该方法包含:在记忆体装置中产生一第一参考电流,该第一参考电流界定对应于一第一参考位准之一电流窗之最高电流,该第一参考位准界定一记忆体单元处于一抹除状态之状态;从复数个记忆体单元确认一第一群组之记忆体单元,其浮动闸极上之电荷量所对应之一导通电流系大于第一参考电流,该第一群组之记体单元系处于一过度抹除状态;及施加复数个程式化脉冲至每一第一群组之记忆体单元,将一电荷量放置于该单元之浮动闸极上,直到导通电流小于第一参考电流,使得每一第一群组之记忆体单元从过度抹除状态程式化至抹除状态。2.如申请专利范围第1项之方法,其又包含:施加复数个检验脉冲至指定记忆体单元,每一该检验脉冲系以交替的方式施加于每一该程式化脉冲之后。3.如申请专利范围第1项之方法,其中,该程式化脉冲之电压递增地增加,以稳定速度增加浮动闸极上之电荷量。4.如申请专利范围第1项之方法,其又包含:在记忆体装置中产生一第二参考电流,该第二参考电流界定对应于第一参考位准之一电流窗之最低电流,该第一参考位准界定一记忆体单元处于抹除状态之状态。5.如申请专利范围第1项之方法,其中,记忆体单元每单元具有二记忆体状态。6.如申请专利范围第1项之方法,其中,记忆体单元每单元具有四记忆体状态。7.如申请专利范围第1项之方法,其中,记忆体单元系为一多位准记忆体单元。8.如申请专利范围第1项之方法,其中,确认第一群组之步骤包括读取复数个记忆体单元,并比较每一读取记忆体单元之导通电流与第一参考电流。9.一种记忆体装置中过度抹除位元之复原方法,其系于一抹除操作之后进行,该方法包含:在记忆体装置中产生一第一参考电流,该第一参考电流界定对应于一第一参考位准之一电流窗之最高电流,该第一参考位准界定一记忆体单元处于一抹除状态之状态;读取复数个记忆体单元,以确认一第一群组之记忆体单元,其浮动闸极上之电荷量所对应之一导通电流系大于第一参考电流,该第一群组之记忆体单元系处于一过度抹除状态;施加复数个程式化脉冲至每一第一群组之记忆体单元,将一电荷量放置于该单元之浮动闸极上,直到导通电流小于第一参考电流,使得每一第一群组之记忆体单元从过度抹除状态程式化至抹除状态;及施加复数个检验脉冲至指定记忆体单元,每一该检验脉冲系以交替的方式施加于每一该程式化脉冲之后。10.如申请专利范围第9项之方法,其中,该程式化脉衡之电压递增地增加,以稳定速度增加浮动闸极上之电荷量。11.如申请专利范围第9项之方法,其又包含:在记忆体装置中产生一第二参考电流,该第二参考电流界定对应于第一参考位准之一电流窗之最低电流,该第一参考位准界定一记忆体单元处于抹除状态之状态。12.一种记忆体装置中过度抹除位元之复原方法,其系于一抹除操作之后进行,该方法包含:在记忆体装置中产生一第一参考电流及一第二参考电流,该第一参考电流及该第二参考电流界定一电流窗,该电流窗界定一第一参考位准,该第一参考位准对应于一记忆体单元处于一抹除状态之状态,该第一参考电流界定电流窗之最高电流,而该第二参考电流界定电流窗之最低电流;从复数个记忆体单元确认一第一群组之记忆体单元,其浮动闸极上之电荷量所对应之一导通电流系大于第一参考电流,该第一群组之记体单元系处于一过度抹除状态;施加复数个程式化脉冲至每一第一群组之记忆体单元,将一电荷量放置于该单元之浮动闸极上,该程式化脉冲之电压递增地增加,以稳定速度增加浮动闸极上之电荷量,直到导通电流小于第一参考电流,使得每一第一群组之记忆体单元从过度抹除状态程式化至抹除状态;及施加复数个检验脉冲至指定记忆体单元,每一该检验脉冲系以交替的方式施加于每一该程式化脉冲之后。13.如申请专利范围第12项之方法,其中,确认第一群组之步骤包括读取复数个记忆体单元,并比较每一读取记忆体单元之导通电流与第一参考电流。14.如申请专利范围第12项之方法,其中,记忆体单元系为一多位准记忆体单元。15.如申请专利范围第12项之方法,其中,记忆体单元系为一每单元一位元记忆体装置。图式简单说明:图1系为本发明之方法的流程图。图2系为各参考、读取与检验之记忆体导通电流位准ISD图,在本发明中读取与检验电流位准系从参考电流位准所产生。图3系为过度抹除与抹除记忆体位准之记忆体单元导通电流位准图。图4系为本发明之方法中用于产生参考电流位准之电路的示意电路图。图5系为图4之细部电路部分的示意电路图,其系用于选择性地从单一参考记忆体单元产生参考电流位准。图6系为图4类比电路方块之部分示意电路图,其系用于从供应参考电流产生读取与检验电流位准。图7系为类比电路方块之一元件的进一步详细示意电路图,其可以一选定边距値m产生一供应参考电流之分数电流,供后续根据图5之电路而使用于产生读取与检验电流位准。图8系为本发明所使用之程式化与检验脉冲步骤的电压对时间关系图。图9显示习知技术之具有四种记忆体状态的二位元记忆体单元。图10显示习知技术阶梯式程式化方法的程式化与检验脉冲步骤的电压对时间关系图。图11系为习知技术之四状态记忆体单元的临界电压分布图。图12系为习知技术之抹除状态"11"之临界电压分布曲线,其中某些单元被过度抹除。 |
