| 主权项 |
1.一种积层陶瓷组合物,包括: 至少一层具有介电常数K1之介电材料层M1,且其内 具有至少一个内埋式被动元件;及 至少一层具有介电常数K2之介电材料层M2,且其内 具有至少一个内埋式被动元件,其系设置在该介电 材料层M1之下方; 其中K1与K2不同,且介电材料层M1及介电材料层M2可 在烧制时避免彼此于X及Y方向之收缩。 2.如申请专利范围第1项之组合物,其中K1及K2介于4 至2000之间。 3.如申请专利范围第1项之组合物,其中M1及M2中至 少一层包括陶瓷固体粒及无机玻璃。 4.如申请专利范围第3项之组合物,其中该陶瓷固体 粒系选自由无机金属、高熔点无机固体粒及高软 化点玻璃所成之组群。 5.如申请专利范围第4项之组合物,其中该陶瓷固体 粒系选自由钡钛氧化物、钡钐铌钛氧化物、矽氧 化物、铝氧化物、镁铝矽氧化物及其混合物所成 之组群。 6.如申请专利范围第3项之组合物,其中该无机玻璃 系选自由铋氧化物、碲氧化物、硼氧化物、其前 驱物及其混合物所成之组群。 7.如申请专利范围第3项之组合物,其中该无机玻璃 之量为介于0.5至98重量%之间。 8.如申请专利范围第1项之组合物,其中该介电材料 M1之烧结温度为T1及该介电材料M2之烧结温度为T2, 且T1大于T2。 9.如申请专利范围第8项之组合物,其中T1>T2+50℃。 10.如申请专利范围第8项之组合物,其中当介电材 料层M2在T2烧结时,其X及Y方向之收缩受到在T2尚未 收缩之介电材料层M1所抑制,且当介电材料M1在至T1 烧结时,其X及Y方向之收缩受到已完成收缩之介电 材料层M2所抑制。 11.如申请专利范围第8项之组合物,其中T1及T2介于 450℃至1200℃之间。 12.如申请专利范围第11项之组合物,其中T1及T2系低 于960℃。 13.如申请专利范围第1项之组合物,其中内埋式被 动元间包含印刷在至少一层介电材料层M1及至少 一层介电材料层M2上之金属化图案。 14.如申请专利范围第13项之组合物,其中该金属化 图案包含在该介电材料层内之复数个相对电极。 15.如申请专利范围第13项之组合物,进一步包括通 过该介电材料层之通孔导体,而电性连结该内埋式 被动元件及金属化图案。 16.如申请专利范围第1项之组合物,其中该内埋式 被动元件包括已装配完成之被动元件。 17.如申请专利范围第1项之组合物,其中该内埋式 被动元件系选自由电容、电阻及电感所成之组群 。 18.如申请专利范围第1项之组合物,进一步包括一 覆盖介电层。 图式简单说明: 图1说明本发明积层陶瓷组合物之一具体实施例截 面示意图。 图2说明当共烧不同厚度比例之M1层及M2层时所测 量之收缩率,其中M1代表实例1之介电材料,及M2代表 习知低温共同烧结陶瓷(产品名称为Du Font 951 PT) 。 |
