| 主权项 |
1.一种晶片测试模组,系包括: 一记忆卡电路板,选定于一面设有复数个记忆晶片 ,且另一面选定处设有至少一排可构成插接应用之 电连接端子; 一主机板,选定其记忆卡插槽之安装预定处设有至 少一排电连接插孔; 藉此,令该记忆卡电路板以其电连接端子,直接插 设于主机板背面处之电连接插孔中构成电连结,以 组成晶片测试模组者。 2.如申请专利范围第1项所述之晶片测试模组,其中 ,该记忆卡电路板包括可设有至少一排电连接插孔 取代电连接端子,并令主机板设有电连接端子取代 该电连接插孔,藉此令该主机板以其电连接端子直 接插设于记忆卡电路板之电连接插孔中构成电连 结。 3.如申请专利范围第1项所述之晶片测试模组,其中 ,该主机板背面之电连接插孔处,系包括可预先设 有一插槽,以提供记忆卡电路板之电连接端子插接 ;该插槽系可为一绝缘座体于底端设有数电连接端 子,并于座体上端设有复数电连接插孔构成。 4.如申请专利范围第2项所述之晶片测试模组,其中 ,该记忆卡电路板之电连接插孔处,系包括可预先 设有一插槽,以提供记忆卡电路板之电连接端子插 接;该插槽系可为一绝缘座体于底端设有数电连接 端子,并于座体上端设有复数电连接插孔构成。 5.如申请专利范围第1项或第2项所述之晶片测试模 组,其中,该电连接端子包括可为一绝缘座穿设有 针脚状电连接端子突伸于两端之结构。 图式简单说明: 第一图为本创作晶片测试模组之分解示意图。 第二图为本创作晶片测试模组之组成示意图。 第三图为本创作晶片测试模组之另一实施例示意 图。 第四图为习见测试用记忆体模组之结构示意图。 |
