发明名称 预检测数据丢失的闪速存储器
摘要 一种检测并纠正非易失性存储装置中的弱编程单元的新方法。提供多个非易失性存储单元。一读取所选单元的装置将所选单元的特性和基准单元的特性比较。如所选单元超过基准单元则所选单元的读取状态是高。如所选单元小于基准单元则所选单元的读取状态是低。随着基准单元被偏置到第一值,通过读取所选单元获得第一读取状态。随着基准单元被偏置到一大于第一值的第二值,通过读取所选单元获得第二读取状态。如第一和第二读取状态不匹配,则所选单元被标记为弱编程的高。随着基准单元被偏置到一小于第一值的第三值,通过读取所选单元获得第三读取状态。如第一和第三读取状态不匹配,则所选单元被标记为弱编程的。如所选单元被弱编程,则刷新所选单元。
申请公布号 CN1591693A 申请公布日期 2005.03.09
申请号 CN200410055056.3 申请日期 2004.04.29
申请人 戴洛格半导体公司 发明人 托马斯·阿克杰
分类号 G11C29/00;G11C16/34 主分类号 G11C29/00
代理机构 北京市柳沈律师事务所 代理人 王志森;黄小临
主权项 1.一种检测并纠正非易失性存储装置中的弱编程单元的方法,包括:提供多个非易失性存储单元;提供一种装置,其通过将所述所选单元的特性和一个基准单元的特性进行比较来读取所选单元,其中如果所述所选单元超过所述基准单元,则所述所选单元的读取状态为高,并且如果所述所选单元小于所述基淮单元,则所述所选单元的读取状态为低;通过用被偏置到第一值的所述基准单元读取所述所选单元来获得第一读取状态;通过用被偏置到第二值的所述基准单元读取所述所选单元来获得第二读取状态,其中所述第二值大于第一值;如果所述第一和第二读取状态不匹配,就把所述所选单元标记为弱编程、高;通过用被偏置到第三值的所述基准单元读取所述所选单元来获得第三读取状态,其中所述第三值小于第一值;如果所述第一和第三读取值不匹配,就把所述所选单元标记为弱编程、低;如果所述所选单元是被弱编程的,就刷新所述所选单元。
地址 联邦德国泰克-纳伯恩