删除时间缩短的非易失性半导体存储装置

摘要

在删除非易失性半导体存储装置的存储块的数据时，共同采用对存储块汇总施加删除脉冲的动作(S3)和限定存储块的部分区域汇总施加删除脉冲的动作(S6)。从而，对验证通过的存储单元过剩地施加的删除脉冲数可比传统降低，结果，成为过删除恢复写入(S9)的对象的存储单元数减少，可缩短块删除时间的总计。

主权项

1.一种非易失性半导体存储装置，其特征在于，包括：矩阵状排列并具备控制栅极和浮置栅极的多个存储晶体管；包含与上述多个存储晶体管的行对应设置的多个字线和与上述多个存储晶体管的列对应设置的多个位线的存储块；选择上述存储块内的删除脉冲的施加对象的选择电路；汇总删除上述存储块保持的信息时，执行上述存储块的数据删除的控制的写入删除控制部，在上述汇总删除的过程中，包括汇总删除的过程中的删除状态即第1删除状态和上述第1删除状态之后的删除状态即第2删除状态，上述第1、第2删除状态，是上述多个存储晶体管的阈值电压的分布分别变得比预定的第1、第2阈值电压低的状态，上述写入删除控制部，指示上述选择电路汇总选择上述存储块内的存储晶体管，以反复施加第1删除脉冲，直到上述存储块成为上述第1删除状态为止，在上述存储块成为上述第1删除状态后，指示上述选择电路进行选择，使得对上述存储块内的存储晶体管施加比通常的写入弱的写入脉冲，而且，指示上述选择电路逐个上述区域地进行依次选择，以将上述存储块分割成多个区域，逐个区域地汇总施加第2删除脉冲，直到上述存储块成为上述第2删除状态为止。