发明名称 |
可弹性使用SDRAM和DDRAM的主机板及计算机系统 |
摘要 |
本发明是一种弹性同步动态随机存储器及双倍数据速率动态随机存储器的主机板及计算机系统。通过将电压调节器及复数个终端电阻放置于终端电路模块上,节省计算机系统主机板的印刷电路板面积,降低生产成本。选择使用双倍数据速率动态随机存储器模块时,需将终端电路模块插入内存模块插槽中,以提供双倍数据速率动态随机存储器存取所需的终端电压及终端电阻。使用双倍数据速率动态随机存储器时,主机板也需提供差动时钟信号。通过本发明的差动时钟发生装置,当检测到双倍数据速率动态随机存储器所输出的参考电压值时,即令差动时钟发生装置产生差动时钟信号供双倍数据速率动态随机存储器模块使用。 |
申请公布号 |
CN1192296C |
申请公布日期 |
2005.03.09 |
申请号 |
CN01120302.1 |
申请日期 |
2001.07.10 |
申请人 |
威盛电子股份有限公司 |
发明人 |
张乃舜 |
分类号 |
G06F1/16 |
主分类号 |
G06F1/16 |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
王学强 |
主权项 |
1.一种可弹性使用同步动态随机存储器及双倍数据速率动态随机存储器的主机板,其特征在于:包括:复数个内存模块插槽,每一内存模块插槽上包括一参考电压脚,该些参考电压脚并联在一起;一电压比较器,耦接于该些内存模块插槽的该些参考电压脚,用以检测该些参考电压脚上的电压是否符合一参考电压值;一时钟发生器,耦接于该电压比较器的输出端,当符合该参考电压值时,产生一差动时钟信号,当不符合该参考电压值时,产生一正常时钟信号;一控制芯片组,耦接于该电压比较器的输出端,当符合该参考电压值时,该控制芯片组操作在一双倍数据速率模式,当不符合该参考电压值时,该控制芯片组操作在一正常数据速率模式。 |
地址 |
台湾省新店市中正路533号8楼 |