| 发明名称 |
Emulation circuit with a hold time algorithm logic analyzer and shadow memory |
| 摘要 |
|
| 申请公布号 |
GB2381910(B) |
申请公布日期 |
2005.03.02 |
| 申请号 |
GB20020027560 |
申请日期 |
2001.04.30 |
| 申请人 |
* QUICKTURN DESIGN SYSTEMS INC |
发明人 |
MING YANG * WANG;SWEY-YAN * SHEI;WILLIAM C * CARRELL |
| 分类号 |
G06F11/22;G06F17/50;H03K19/177;(IPC1-7):G06F17/50 |
主分类号 |
G06F11/22 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
