显示面板合并检测电路

摘要

本发明显示面板合并检测电路系利用一合并电路检测显示面板薄膜电晶体阵列〔LCD TFT Array〕制程中之布线，此方法使用复数个电路开关与连接导线导入一环状短路布线〔short–ring layout〕与一杆状短路布线〔shorting–bar layout〕，使面板制造厂商在设计布线时，并不受限于检测设备，因可充分使用该任一布线设备之检测并可藉该复数个电路开关自由切换各样检测方法，以达到提升其产量、降低成本之目的。