| 摘要 |
本发明提供一种晶片规模的积体电路晶片封装，其包含一藉由互连至一封装基板的倒装晶片互连线路来安装的晶粒。该封装基板系一层合板，其包含一介电层，该介电层于其第一表面(该基板的「电路侧」)上具有单一层的导电线路层；以及一主动接地平面，用以覆盖其第二表面(该基板的「介电侧」)，其中，该晶粒会被安装于该介电层的电路侧之上，该接地平面会于该介电层的第一表面处透过该介电层中的复数个开口被电连接至复数个接地部位，以及其中有复数条第二层互连线路位于该介电层的电路侧之上。此外，本发明提供一种制造该封装的方法，其包含提供一含有一层合板的基板，该层合板包含一介电层，该介电层于其第一表面(该基板的「电路侧」)上具有单一层的导电线路层，以及一主动接地平面，用以覆盖其第二表面(该基板的「介电侧」)；将一晶粒附着于该基板的电路侧之上，并且于其上形成一条倒装晶片互连线路；利用导电材料来填充该等通道；将一接地平面材料涂敷于该基板的介电侧之上；以及固化该导电填充材料，以便于该接地平面及该导电线路层上之复数个接地部位间形成电连接线。 |
