| 主权项 |
1.一种用于一微处理器中之多次通过式快取记忆体,包括:一标记阵列,用以接收一个暂时介于一运算之一询问通过与一结束通过之间的窥视询问,该运算系用以将一快取线于该微处理器中之该快取记忆体与另一快取记忆体之间做转移,该窥视询问包括一窥视位址;以及一控制逻辑,耦接至该标记阵列,用以侦测该窥视位址与该快取线之一位址间之一冲突;其中该控制逻辑在侦测到该冲突时,会藉由更新该标记阵列而使该结束通过得以完成,而不需取消该结束通过。2.如申请专利范围第1项之快取记忆体,更包括:一资料阵列,耦接至该标记阵列,用以储存复数条快取线,其中该标记阵列会对应地储存该资料阵列所存之该些快取线的快取记忆体一致性状态。3.如申请专利范围第2项之快取记忆体,其中该控制逻辑在侦测到该冲突时,会藉由选择性地将该快取线写入该资料阵列或从该资料阵列读取该快取线,使该结束通过得以完成,而不需取消该结束通过。4.如申请专利范围第2项之快取记忆体,其中该询问通过包括该运算之一第一通过,其中该询问通过会在该快取线位址送至该标记阵列时,从该标记阵列取得第一快取记忆体一致性状态。5.如申请专利范围第4项之快取记忆体,其中该窥视询问包括一窥视运算之一第一通过,其中该窥视询问会在该窥视位址送至该标记阵列时,从该标记阵列取得第二快取记忆体一致性状态。6.如申请专利范围第5项之快取记忆体,其中该窥视询问系在该询问通过从该标记阵列取得该第一快取记忆体一致性状态之后,从该标记阵列取得该第二快取记忆体一致性状态。7.如申请专利范围第6项之快取记忆体,其中该结束通过包括位于该询问通过后之该运算之一通过,用以依据该运算之一类型,选择性地从该资料阵列读取该快取线,或将该快取线写入该资料阵列。8.如申请专利范围第7项之快取记忆体,其中该运算之该类型包括一清单的其中一项,该清单包括:a)将该快取线从该另一快取记忆体移出至该快取记忆体;b)将该快取线之一或多个位元组的资料从该另一快取记忆体储存至该快取记忆体;以及c)将该快取线从该快取记忆体载入该另一快取记忆体。9.如申请专利范围第5项之快取记忆体,其中该结束通过更新该标记阵列的动作,系包括在该窥视询问取得该第二快取记忆体一致性状态之后,以一更新快取记忆体一致性状态来更新该标记阵列。10.如申请专利范围第9项之快取记忆体,其中该控制逻辑系依据该更新快取记忆体一致性状态,产生一窥视标记状态。11.如申请专利范围第10项之快取记忆体,其中该控制逻辑亦依据该窥视询问所取得之该第二快取记忆体一致性状态,产生该窥视标记状态。12.如申请专利范围第11项之快取记忆体,其中该控制逻辑依据该窥视标记状态,产生一窥视动作,其中该窥视动作系在该结束通过更新该标记阵列之后,更新该标记阵列。13.如申请专利范围第12项之快取记忆体,其中该标记阵列系从耦接至该快取记忆体之一滙流排介面单元中,接收该窥视询问。14.如申请专利范围第13项之快取记忆体,其中该滙流排介面单元在窥视一滙流排上之该微处理器外部之一作业时,发出该窥视询问至该快取记忆体。15.如申请专利范围第14项之快取记忆体,其中该控制逻辑依据该窥视标记状态,产生一滙流排动作,其中该控制逻辑将该滙流排动作送到该滙流排介面单元,以回应该滙流排介面单元所窥视的该外部作业。16.如申请专利范围第1项之快取记忆体,更包括:一仲裁器,耦接至该标记阵列,用以选取复数个请求运算中的一个,以准许其存取该标记阵列。17.如申请专利范围第16项之快取记忆体,其中该仲裁器在该些请求运算之中,系选取窥视询问为具最高优先序者。18.如申请专利范围第17项之快取记忆体,其中该仲裁器在该些请求运算之中,系选取用以在该快取记忆体与该另一快取记忆体间转移一快取线之运算的结束通过,作为在该些窥视询问后之具次高优先序者。19.如申请专利范围第18项之快取记忆体,其中该仲裁器在该些请求运算之中,系选取窥视动作作为在该些结束通过后之具次高优先序者。20.如申请专利范围第19项之快取记忆体,其中该仲裁器在该些请求运算之中,系选取用以在该快取记忆体与该另一快取记忆体间转移一快取线之该运算的询问通过,作为在该些窥视动作后之具次高优先序者。21.如申请专利范围第1项之快取记忆体,更包括:复数个位址比较器,包含于该控制逻辑中,用以侦测该窥视位址与该快取线的该位址之间的该冲突。22.如申请专利范围第21项之快取记忆体,其中该冲突系发生于该窥视位址之复数个最重要位元与该快取线之该位址吻合时。23.一种用于一微处理器中之第二阶(L2)快取记忆体,可于内部处理一窥视运算,该窥视运算系回应该微处理器之一外部滙流排上被窥视之一作业而接收,且其位址系与在该微处理器中之该L2快取记忆体与另一快取记忆体间转移一快取线之一转移中运算发生冲突,而该L2快取记忆体不需将该转移中运算取消,该L2快取记忆体包括:一窥视冲突逻辑,依据该转移中运算之一转移中标记状态,以及侦测到该窥视运算与该转移中运算间产生一位址冲突,而产生一窥视标记状态;以及一窥视动作逻辑,耦接至该窥视冲突逻辑,用以依据该窥视标记状态,产生一窥视动作,该窥视动作系用以在该转移中运算将该快取线之一快取记忆体一致性状态更新为该转移中标记状态之后,更新该快取记忆体一致性状态。24.如申请专利范围第23项之L2快取记忆体,其中该窥视动作亦选择性地将该快取线之一或多个位元组的资料提供给该被窥视作业。25.如申请专利范围第23项之L2快取记忆体,更包括:一标记阵列,耦接至该窥视冲突逻辑,用以储存复数条快取线之快取记忆体一致状态。26.如申请专利范围第25项之L2快取记忆体,其中在该窥视运算询问该标记阵列,以取得该快取线之该快取记忆体一致性状态之后,该转移中运算会将该标记阵列中之该快取线的该快取记忆体一致性状态更斯为该转移中标记状态。27.如申请专利范围第26项之L2快取记忆体,其中该窥视冲突逻辑亦依据该窥视运算所询问之该快取线的该快取记忆体一致性状态,而产生该窥视标记状态。28.如申请专利范围第23项之L2快取记忆体,其中该快取记忆体一致性状态实质上符合MESI快取记忆体一致性状态协定。29.如申请专利范围第23项之L2快取记忆体,更包括:一滙流排动作产生逻辑,耦接至该窥视冲突逻辑,用以依据该窥视标记状态,产生一滙流排动作。30.如申请专利范围第29项之L2快取记忆体,更包括:一滙流排介面单元,耦接至该滙流排动作产生逻辑,用以接收该滙流排动作,并依据该滙流排动作,于该外部滙流排上回应该被窥视作业。31.一种使一第一快取记忆体可于内部处理一窥视运算的方法,该窥视运算具有一条正在一第二快取记忆体与该第一快取记忆体间转移中之相关快取线,该第一快取记体并不需取消该转移中运算,该方法包括:藉由该转移中运算,询问该第一快取记忆体之一标记阵列,以取得该快取线之一第一状态;藉由该窥视运算,询问该标记阵列以取得该快取线之一第二状态;在询问该第二状态之后,藉由该转移中运算,以该快取线之一第三状态更新该标记阵列;依据该第二及第三状态,以及侦测到该窥视运算与转移中运算间之一位址冲突,而产生一第四状态;以及在以该第三状态更新之后,藉由该窥视运算,以该快取线之该第四状态更新该标记阵列,藉以避免取消该转移中运算。32.如申请专利范围第31项之方法,更包括:实质上与以该第三状态更新该标记阵列同时,以该快取线更新该第一快取记忆体之一资料阵列。33.如申请专利范围第32项之方法,更包括:在更新该资料阵列之后,从该快取线提供资料至该窥视运算。34.如申请专利范围第31项之方法,更包括:依据该第二与第三状态,以及侦测到该位址冲突,而产生用于该窥视运算之一滙流排动作。图式简单说明:图1系根据本发明绘示一微处理器之快取记忆体阶层的方块图。图2系根据本发明绘示图1之L2快取记忆体的方块图。图3系根据本发明更详细绘示图2控制逻辑之图1的L2快取记忆体方块图。图4系根据本发明绘示之图2窥视动作伫列的方块图。图5系根据本发明绘示,对于外部被窥视之作业所产生的窥视运算与转移中运算间的冲突,图1之L2快取记忆体于内部进行处理的运作流程图。图6系一相关技术时序图,绘示习用L2快取记忆体将与一窥视运算冲突之转移中运算取消的运作实例。图7系根据本发明绘示图1之L2快取记忆体依据图5流程运作的时序图。 |
