| 主权项 |
1.一种掩模,具有: 一薄膜; 一形成于部分该薄膜上之保护膜; 一形成于该薄膜上且围住该保护膜之支撑框;以及 一形成于该薄膜与保护膜中,供由该保护膜侧入射 之带电粒子束或电磁波穿过之孔。 2.如申请专利范围第1项所述之掩模,其中该带电粒 子束为离子束。 3.如申请专利范围第1项所述之掩模,其中该保护膜 之厚度,系依使用该掩模之离子植入制程中的离子 打入加速能量而被决定。 4.如申请专利范围第1项所述之掩模,其中该保护膜 之材料包含感光性树脂。 5.一种掩模,具有: 第一薄膜; 形成于部分该第一薄膜之第一表面上的支撑框; 形成于该第一薄膜之第二表面上之第二薄膜;以及 形成于该第一与第二薄膜中为该支撑框所围起来 之部分上而供由该第一表面侧入射之带电粒子束 或电磁波穿过之孔;而且 在该第一薄膜与该第二薄膜之至少其中之一被导 入有杂质,用以控制内部应力。 6.如申请专利范围第5项所述之掩模,其中该带电粒 子束为离子束。 7.如申请专利范围第5项所述之掩模,其中该第一薄 膜之厚度,依使用该掩模之离子植入制程中的离子 打入加速能量而被决定。 8.如申请专利范围第5项所述之掩模,其中该第二薄 膜之厚度与该内部应力,系因应该支撑框所围起来 之部分的大小而决定。 9.如申请专利范围第5项所述之掩模,其中该杂质系 藉由离子植入而被导入,且在将该杂质导入该第一 薄膜与该第二薄膜之至少其中之一之该离子植入 之后,进行退火。 10.一种掩模制造方法,包含: 一在基材上隔着一牺牲膜形成一薄膜之步骤; 一除去部分该基材之一部份,直到露出该牺牲膜为 止,而形成一由该基材所构成之支撑框的步骤; 在该薄膜之没有形成该支撑框之部分上,形成第一 孔之步骤; 除去该牺牲膜中没有形成该支撑框之部分的步骤; 在该薄膜之该支撑框侧第一表面上没有形成该支 撑框之部分上,形成一保护膜之步骤;以及 在该保护膜上,与该第一孔自我对准地形成第二孔 的步骤。 11.如申请专利范围第10项所述之掩模制造方法,其 中: 该形成该保护膜之步骤包括一贴着感光性树脂膜 的制程; 该形成第二孔之制程包括一由该薄膜之第二表面 侧,透过该第一孔而对该保护膜进行曝光之制程; 以及 对该保护膜进行显影再除去曝光部分之制程。 12.如申请专利范围第10项所述之掩模制造方法,其 中该形成第二孔之制程具有一以该薄膜为掩模,对 该保护膜进行蚀刻之制程。 13.如申请专利范围第10项所述之掩模制造方法,其 中在形成该第一孔之后,才进行该除去该牺牲膜中 没有形成该支撑框之部分的制程。 14.一种掩模制造方法,包含有: 在基材上隔着一牺牲膜形成一第一薄膜之步骤; 对该第一薄膜植入杂质,以调整该第一薄膜之内部 应力的步骤; 在该第一薄膜上形成一第二薄膜之步骤; 除去部分该基材直到该牺牲膜露出来而形成一由 该基材所构成之支撑框的步骤; 在该第一与第二薄膜中没有形成该支撑框之部分, 形成一孔之步骤;以及 除去该牺牲膜中没有形成该支撑框之部分的步骤 。 15.如申请专利范围第14项所述之掩模制造方法,其 中还包含有一在形成该第二薄膜后,且在形成该支 撑框之前,将杂质植入该第二薄膜,以调整该第二 薄膜之内部应力的制程。 16.如申请专利范围第14项所述之掩模制造方法,其 中系在形成该孔之制程之前,进行该除去该牺牲膜 中没有形成该支撑框之部分的制程。 17.一种掩模制造方法,包含有: 在基材上隔着一牺牲膜形成一第一薄膜之步骤; 在该第一薄膜上形成一第二薄膜之步骤; 对该第二薄膜植入杂质,以调整该第二薄膜之内部 应力的步骤; 除去部分该基材之一部份直到该牺牲膜露出来而 形成一由该基材所构成之支撑框的步骤; 在该第一与第二薄膜中没有形成该支撑框之部分, 形成一孔之步骤;以及 除去该牺牲膜中没有形成该支撑框之部分的步骤 。 18.如申请专利范围第17项所述之掩模制造方法,其 中系在形成该孔之制程之前,进行该除去该牺牲膜 中没有形成该支撑框之部分的制程。 19.一种半导体装置制造方法,系一种包含有一在半 导体基板之所期望区域,透过掩模进行离子植入之 制程的半导体装置制造方法,且 该掩模系一具有一薄膜、一形成于部分该薄膜上 之保护膜、一形成于该薄膜上且围住该保护膜之 支撑框、以及形成于该薄膜与保护膜中之孔者。 20.一种半导体装置制造方法,系一种包含有一在半 导体基板之所期望区域,透过掩模进行离子植入之 制程的半导体装置制造方法,且 该掩模系一具有:第一薄膜、形成于部分该第一薄 膜之第一表面上的支撑框、形成于该第一薄膜之 第二表面上之第二薄膜、以及形成于该第一与第 二薄膜中为该支撑框所围起来之部分上而供入射 至该第一表面侧之离子束穿过之孔;且 在该第一薄膜与该第二薄膜之至少其中之一被导 入有杂质,用以控制内部应力者。 图式简单说明: 图1A~1F为习知掩模制造方法之制程截面图。 图2为本发明之实施例一所揭掩模之截面图。 图3A~3L为本发明之实施例一所揭掩模制造方法之 制程截面图。 图4为本发明之实施例二所揭掩模之截面图。 图5A~5H为为本发明之实施例二所揭掩模制造方法 之制程截面图。 图6为本发明之实施例三所揭半导体装置制造方法 之流程图。 图7为本发明之实施例四所揭半导体装置制造方法 之流程图。 |
