积体电路之电容结构及其制造方法

摘要

本发明提供一种积体电路之电容结构及其制造方法。提供一基底，其上具有一第一导体层。形成一第一绝缘层于基底上，并覆盖第一导体层。形成一沟槽于部分第一绝缘层中。形成一下电极于沟槽的侧壁上。形成一顺应的介电层于下电极与槽沟的底部上。形成一双镶嵌开口于第一绝缘层中，该开口底部系露出第一导体层。将一导体材料填满沟槽与双镶嵌开口，而同时形成一上电极与一内连线结构。其中，下电极系藉由内连线结构而电性连接第一导体层。