晶片终端电路与降低晶片内建式(ON-CHIP)直流电流之方法,以及包括此电路之记忆体装置之记忆体系统

摘要

本发明揭示一种晶片终端(ODT)电路及ODT方法，其能使晶片内建式直流电流之消耗减至极小，及一记忆体系统其采用具有此电路之记忆体装置，其中ODT电路包括：一终端电压埠，一资料输入／输出(I／O)埠，一第一终端电阻，一开关，及一终端致能信号产生电路；终端电压埠从装设在记忆体装置外之电压调节器或记忆体控制器接收终端电压；第一终端电阻之一端接到资料I／O埠；开关选择性连接终端电压埠与第一终端电阻之另一端以回应一终端致能信号；终端致能信号产生电路产生终端致能信号以回应一信号，其指示输入资料之有效时期或本周期不是记忆体装置之写入操作期间之读取周期，及也产生终端致能信号以回应从一模式暂存器组(MRS)之信号输出；及ODT电路包括一第二终端电阻，其一端接到资料I／O埠而其另一端接到终端电压埠。