| 摘要 |
本发明的半导体装置之制造方法，系可形成良好图案形状铜配线，且可在不致对Low–k膜造成损伤的情况下，对光阻膜施行灰化处理。在已形成铜配线层1的半导体基板2上形成终止膜3之后，再于终止膜3上形成由低介电率材料所构成层间绝缘膜6。然后，于层间绝缘膜6上形成覆盖膜7之后，再于覆盖膜7上形成具有既定图案的光阻膜8。以光阻膜8为遮罩，对覆盖膜7与层间绝缘膜6施行蚀刻，而形成到达终止膜3的开孔部9。接着，在残留着光阻膜8的状态下，对裸露于开孔部9中的终止膜3a施行蚀刻，而形成介层洞10之后，再对光阻膜8施行灰化而去除。 |
