逻辑电路和半导体集成电路

摘要

本发明提供了一种逻辑电路，用以识别在延迟上有变化的信号间的时间差，并提供了一种集成电路，该集成电路可以估算内部信号间延迟的变化。当输入作为一对具有时间差的数字信号的第一信号和第二信号时，通过利用根据延迟关系输出不同数量的脉冲的逻辑电路，可以估算集成电路内部信号延迟的变化。特别是，通过利用锁存电路，对在第一信号为高且第二信号为低的时间段内的第一信号和第二信号的值，以及紧接在它们之前的第一信号和第二信号的值进行逻辑运算，从而产生输出信号。此外，通过可以设定输入信号的延迟时间的延迟电路，可以定量地估算出信号间的时间差。

主权项

1.一种电路，包括：用于输入第一信号和第二信号、并输出第三信号的装置，该第一信号和第二信号是一对具有时间差的数字信号；包括存储电路的第一逻辑电路，该第一逻辑电路在第一信号为低且第二信号为高的时间段内，或者在第一信号为高且第二信号为低的时间段内处于保持状态；和第二逻辑电路，该第二逻辑电路输入第一信号、第二信号、和第一逻辑电路的输出信号，并在第一信号相比第二信号发生延迟的情况下和第二信号相比第一信号发生延迟的情况下之间，产生具有不同的脉冲数量的第三信号。