直接序列扩频通信快速地址码捕获器

摘要

本实用新型涉及到DSSS扩频通信的快速地址码捕获器，它由两个A/D变换器、部分匹配滤波器组、时钟信号发生器、数字信号处理器和格式及电平转换输出电路组成，两个A/D变换器的输入分别接基带模拟同相支路输入信号I和基带模拟正交支路输入信号Q，它们的输出接部分匹配滤波器组的输入，部分匹配滤波器组的输出接数字信号处理器的输入，数字信号处理器的输出接格式及电平转换输出电路的输入，从格式及电平转换输出电路的输出即得到所要的DSSS扩频地址码锁定指示信号、扩频地址码相位信号、接收信号的载波频率误差信号、当前接收信号的载波相位信号；时钟信号发生器的输出同时接两A/D变换器的时钟输入端和部分匹配滤波器组的同步信号控制端。

主权项

1、一种直接序列扩频通信快速地址码捕获器，其特征在于它由两个A/D变换器(11)、(12)，部分匹配滤波器组(13)，时钟信号发生器(16)，数字信号处理器(14)和格式及电平转换输出电路(15)组成，两个A/D变换器(11)、(12)的输入分别接基带模拟同相支路输入信号I和基带模拟正交支路输入信号Q，它们的输出接部分匹配滤波器组(13)的输入，部分匹配滤波器组(13)的输出接数字信号处理器(14)的输入，数字信号处理器(14)的输出接格式及电平转换输出电路(15)的输入，从格式及电平转换输出电路(15)的输出即得到所要的DSSS扩频地址码锁定指示信号、扩频地址码相位信号、接收信号的载波频率误差信号、当前接收信号的载波相位信号；时钟信号发生器(16)的输出同时接两A/D变换器(11)、(12)的时钟输入端和部分匹配滤波器组(13)的同步信号控制端。