发明名称 用于金融税控收款机的磁卡数据读取电路
摘要 本实用新型公开了一种应用于金融税控收款机的满足对磁头读卡信号放大处理要求的磁卡数据读取电路,该电路由两个运算放大器芯片和一个异或门芯片连接而成,其中第一路磁头信号经U16A、U16B、U11B、U13A、U13B各级电路处理后,即达到供CPU计数、识别的条件,第二路磁头信号经U16C、U16D、U11A、U13C、U13D各级电路处理后,同样可以达到供CPU计数、识别的条件,解决了磁头输出的微弱信号放大、滤波、消除干扰、整形等问题,具有电路简单、稳定可靠、可通用互换和价格低廉等优点,广泛适用于各类磁头读取磁卡信号的处理设备中。
申请公布号 CN2679763Y 申请公布日期 2005.02.16
申请号 CN200320125336.8 申请日期 2003.12.25
申请人 深圳市奥格立电子科技有限公司 发明人 刘祥
分类号 G06K7/00 主分类号 G06K7/00
代理机构 深圳市中知专利代理有限责任公司 代理人 汪明曙
主权项 1、一种用于金融税控收款机的磁卡数据读取电路,其特征在于:磁卡数据读取电路由两个分别处理各个磁道之数据信号的连接方式相同的电路并联组成,第一路信号由第一级运算放大器U16A输入端U16-2与磁卡读卡头相连,其输出端U16-1与第二级运算放大器U16B的输入端U16-6相连,第二级运算放大器的输出端U16-7与第三级运算放大器U11的输入端U11-5相连,第三级运算放大器的输出端U11-7与异或门芯片U13的第一级输入端U13-1相连,其输出端U13-3与异或门芯片的第二级输入端U13-5相连,其输出端U13-6直接连到CPU电路,第二路信号由第一级运算放大器U16C输入端U16-9与磁卡读卡头相连,输出端U16-11与第二级运算放大器U16D的输入端U16-13相连,第二级运算放大器的输出端U16-14与第三级运算放大器U11的输入端U11-3相连,第三级运算放大器的输出端U11-1与异或门芯片U13的第一级输入端U13-9相连,其输出端U13-8与异或门芯片的第二级输入端U13-13相连,其输出端U13-11直接连到CPU电路。
地址 518040广东省深圳市福田区车公庙劲松大厦17A