延迟电路和延迟同步回路装置

摘要

本发明提供一种延迟电路，实现DLL的低波动、小面积化。具有：具有多级延迟单元(101～110)的第1延迟电路串；具有多级延迟单元(111～121)的第2延迟电路串；以及，与第1延迟电路串的各级对应而设，根据分别输入的控制信号，对第1延迟单元的输出向第2延迟电路串对应的级的传送进行控制的多个传送电路(131～141)。内含逻辑回路是：第1延迟电路串的各级的延迟单元(101～110)将输入信号反相输出，第2延迟电路串的各级的延迟单元输入与该延迟单元对应的上述传送电路的输出和该延迟单元的前级延迟单元的输出，把输出信号输出到后级。通过对输入的信号的上升沿和下降沿的传输通路独立地进行选择，使占空比可变。

主权项

1.一种延迟电路，其特征在于，具有：具有多级延迟单元的第1延迟电路串；具有多级延迟单元的第2延迟电路串；以及，与所述第1延迟电路串的各级对应而设，分别接受所述第1延迟电路串的各级延迟单元的输出，根据分别输入的控制信号，对所述延迟单元的输出向所述第2延迟电路串对应的级的传送进行控制的多个传送电路，内含逻辑回路为：所述第1延迟电路串的各级延迟单元将输入到该延迟单元的信号反相输出；所述第2延迟电路串的各级延迟单元输入与该延迟单元对应的所述传送电路的输出信号和该延迟单元的前级延迟单元的输出信号，把输入的信号的逻辑运算结果输出到后级。