| 主权项 |
1.一种将除数除以被除数以产生商数之装置,包括:一第一校正项目产生器,产生一第一校正项目;一第二校正项目产生器,产生一第二校正项目;一第一减法器,从一第(i-2)个部份余数之一左位移値减去该第一校正项目;一第二减法器,从该第(i-2)个部份余数之该左位移値减去该第二校正项目;一进位侦测器,以检查在计算一第(i-1)个部份余数时是否有借位发生;商数预测装置,回应于一第(i-1)个商数、该第(i-2)个部份余数与该进位侦测器之输出而预测一第i个商数;以及选择装置,回应于该第i个商数以选择该第一与第二减法器之输出之一做为一第i个部份余数。2.如申请专利范围第1项所述之装置,其中当该第i个商数为+1时,该第一校正项目是一条件校正项目;而当该第i个商数为-1时,该第二校正项目是一条件校正项目。3.如申请专利范围第1项所述之装置,其中该商数预测装置包括:一第一商数预测方块,回应于该第(i-1)个商数与该第(i-2)个部份余数而预测一第一商数;一第二商数预测方块,回应于该第(i-1)个商数与该第(i-2)个部份余数而预测一第二商数;以及一多工器,回应于该进位侦测器之输出而选择该第一与第二商数之一做为该第i个商数。4.如申请专利范围第3项所述之装置,其中在有借位情形下,该第一商数是一条件商数;在没有借位情形下,该第二商数是一条件商数。5.如申请专利范围第1项所述之装置,其中该装置是有关于一浮点。6.一种将除数(d)除以被除数(x)以产生商数(q)之装置,包括:一递回除法电路,以运算相关于x(i)=4x(i-2)-(2q-(i-1)+q-i)*d之一部份余数,其中x(i)是第i个部份余数,x(i-2)是第(i-2)个部份余数,q-(i-1)是第(i-1)个商数,x(0)=x,q-i {-1,0,+1};一商数选择器,以从该第(i-2)个部份余数选择该第(i-1)个商敷;一进位侦测器,以检查在计算一第(i-1)个部份余数时是否有借位发生;以及一商数预测方块,回应于该第(i-1)个商数、该第(i-2)个部份余数与该进位侦测器之输出而预测一第i个商数。7.如申请专利范围第6项所述之装置,更包括一计算电路,其利用该第(i-1)个商数、该第(i-2)个部份余数与该预测出之商数而计算该第i个部份余数。8.如申请专利范围第1项所述之装置,其中该装置是有关于一浮点。9.如申请专利范围第6项所述之装置,更包括一储存电路,以储存该第(i-1)个商数、该第(i-2)个部份余数、该第i个商数与该第i个部份余数。10.一种提供将除数(d)除以被除数(x)以产生商数(q)之方法,其利用表示成x(i)=4x(i-2)-(2q-(i-1)+q-i)*d之一部份余数之一递回除法运算,其中x(i)是第i个部份余数,x(i-1)是第(i-1)个部份余数,x(i-2)是第(i-2)个部份余数,q-(i-1)是第(i-1)个商数,x(0)=x,q-i {-1,0,+1},该方法包括:从该第(i-2)个部份余数选择该第(i-1)个商数;侦测检查在计算一第(i-1)个部份余数之借位存在;参考该第(i-1)个商数、该第(i-2)个部份余数与该进位存在而预测一第i个商数;不需计算该第(i-1)个部份余数;且利用该第(i-1)个商数而计算该第(i-1)个部份余数;以及重覆上述步骤以计算该商数(q)。11.一种用递回运算以提供开平方根之装置,包括:一根选择器,从一第(i-2)个部份余数选择一第(i-1)个根;一第一校正项目产生器,利用一第(i-2)个部份开平方根与该第(i-1)个根以产生一第一校正项目;一第二校正项目产生器,利用一第(i-1)个部份开平方根产生一第二校正项目;一第三校正项目产生器,利用该第(i-1)个部份开平方根产生一第三校正项目;一第一减法器,从一第(i-2)个部份余数之一左位移値减去该第一与第二校正项目;一第二减法器,从该第(i-2)个部份余数之该左位移値减去该第一与第二校正项目;一进位侦测器,以检查在计算一第(i-1)个部份余数时是否有借位或进位发生;根数预测装置,回应于一第(i-1)个根数、该第(i-2)个部份余数与该进位侦测器之输出而预测一第i个根数;以及选择装置,回应于该第i个根数以选择该第一与第二减法器之输出之一做为一第i个部份余数。12.如申请专利范围第11项所述之装置,其中当该第i个根为+1时,该第二校正项目是一条件校正项目;而当该第i个根数为-1时,该第三校正项目是一条件校正项目。13.如申请专利范围第11项所述之装置,其中该根数预测装置包括:一第一根数预测方块,回应于该第(i-1)个根数与该第(i-2)个部份余数而预测一第一根数;一第二根数预测方块,回应于该第(i-1)个根数与该第(i-2)个部份余数而预测一第二根数;以及一多工器,回应于该进位侦测器之输出而选择该第一与第二商数之一做为该第i个根数。14.如申请专利范围第11项所述之装置,更包括一储存电路,以储存该第(i-1)个根数、该第(i-2)个部份余数、该第i个根数与该第i个部份余数。15.如申请专利范围第11项所述之装置,更包括一储存电路,以储存该第(i-2)个部份余数、该第(i-2)个部份开平方根、该第(i-1)个部份开平方根与该第i个部份开平方根。16.一种运算一开平方根之装置,包括:一递回开平方根电路,以运算相关于x(i)=4x(i-2)-2(2q(i-2)+q-(i-1)2-i+1)q-(i-1)-2(2q(i-1)+q-i2-i)q-i之一部份余数,其中x(i)是第i个部份余数,x(i-1)是第(i-1)个部份余数,x(i-2)是第(i-2)个部份余数,q-i是第i个根数,q-(-i)i是第(i-1)个根数,q(i-1)是第(i-1)个部份开平方根,q(i-2)是第(i-2)个部份开平方根,x(0)=z-1,q-i {-1,0,+1}一根数选择器,以从该第(i-2)个部份余数选择该第(i-1)个根数;一进位侦测器,以检查在计算一第(i-1)个部份余数时是否有借位或进位发生;以及一根数预测方块,回应于该第(i-1)个根数、该第(i-2)个部份余数与该进位侦测器之输出而预测一第i个根数。17.如申请专利范围第16项所述之装置,更包括一储存电路,以储存该第(i-2)个部份余数、该第i个部份余数、该第(i-2)个部份余数与一第i个部份开平方根数。18.如申请专利范围第16项所述之装置,其中该装置是有关于一浮点。19.如申请专利范围第16项所述之装置,其中该递回开平方根电路包括:一第一校正项目产生器,利用一第(i-2)个部份开平方根与该第(i-1)个根以产生一第一校正项目;一第二校正项目产生器,利用一第(i-1)个部份开平方根产生一第二校正项目;一第三校正项目产生器,利用该第(i-1)个部份开平方根产生一第三校正项目;一第一减法器,从一第(i-2)个部份余数之一左位移値减去该第一与第二校正项目;一第二减法器,从该第(i-2)个部份余数之该左位移値减去该第一与第二校正项目;一进位侦测器,以检查在计算一第(i-1)个部份余数时是否有借位或进位发生;根数预测装置,回应于一第(i-1)个根数、该第(i-2)个部份余数与该进位侦测器之输出而预测一第i个根数;以及选择装置,回应于该第i个根数以选择该第一与第二减法器之输出之一做为一第i个部份余数。20.如申请专利范围第19项所述之装置,其中当该第i个根数为+1时,该第二校正项目是一条件校正项目;而当该第i个根数为-1时,该第三校正项目是一条件校正项目。21.如申请专利范围第19项所述之装置,其中该根数预测装置包括:一第一根数预测方块,回应于该第(i-1)个根数与该第(i-2)个部份余数而预测一第一根数;一第二根数预测方块,回应于该第(i-1)个根数与该第(i-2)个部份余数而预测一第二根数;以及一多工器,回应于该进位侦测器之输出而选择该第一与第二商数之一做为该第i个根数。22.一种提供将待开平方数(z)之开平方根(q)方法,其利用相关于x(i)=4x(i-2)-2(2q(i-2)+q-(i-1)2-i+1)q-(i-1)-2(2q(i-1)+q-i2-i)q-i之一部份余数,其中x(i)是第i个部份余数,x(i-1)是第(i-1)个部份余数,x(i-2)是第(i-2)个部份余数,q-i是第i个根数,q-(-1)i是第(i-1)个根数,q(i-1)是第(i-1)个部份开平方根,q(i-2)是第(i-2)个部份开平方根,x(0)=z-1,q-i {-1,0,+1};该方法包括下列步骤:从该第(i-2)个部份余数选择该第(i-1)个根数;检查在计算一第(i-1)个部份余数时是否有借位或进位发生;以及参考该第(i-1)个根数、该第(i-2)个部份余数与该借位或进位存在而预测一第i个根数;不需计算该第(i-1)个部份余数;且利用该第(i-1)个根数而计算该第(i-1)个部份余数;以及重覆上述步骤以计算该开平方根。图式简单说明:第1图绘示根据本发明之除法/开平方根计算装置之功能方块图。 |
