发明名称 |
半导体存储器件及半导体集成电路 |
摘要 |
根据本发明的半导体存储器件包括:经由埋置的绝缘层形成在衬底上的第一半导体层;浮置本体单元,具有形成在所述第一半导体层上的浮置型的沟道本体、在所述沟道本体的第一面形成沟道的主栅极、以及在所述第一面的相对面处电容性耦合在第二面上形成的辅助栅极;形成在所述第一半导体层上的逻辑电路,通过绝缘膜与所述浮置本体单元分开,传送用于所述浮置本体单元的信号;第二半导体层,位于所述浮置本体单元下面并沿所述埋置绝缘膜的下面形成;以及第三半导体层,位于所述逻辑电路下面并沿所述埋置绝缘膜的下面形成,其中所述第二和第三半导体层被设置成电位彼此不同。 |
申请公布号 |
CN1577871A |
申请公布日期 |
2005.02.09 |
申请号 |
CN200410061777.5 |
申请日期 |
2004.06.30 |
申请人 |
株式会社东芝 |
发明人 |
大泽隆 |
分类号 |
H01L27/12;H01L27/105;H01L27/092;H01L29/788;H01L21/84;H01L21/8234;H01L21/8242 |
主分类号 |
H01L27/12 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种半导体存储器件,包括:经由埋置的绝缘层形成在衬底上的第一半导体层;浮置本体单元,具有形成在所述第一半导体层上的浮置型的沟道本体、在所述沟道本体的第一面形成沟道的主栅极、以及在所述第一面的相对侧处电容性耦合在第二面上形成的辅助栅极;形成在所述第一半导体层上的逻辑电路,通过绝缘膜与所述浮置本体单元分开,传送用于所述浮置本体单元的信号;第二半导体层,位于所述浮置本体单元下面并沿所述埋置绝缘膜的下面形成;以及第三半导体层,位于所述逻辑电路下面并沿所述埋置绝缘膜的下面形成,其中所述第二和第三半导体层被设置成电位彼此不同。 |
地址 |
日本东京都 |