| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 半导体器件，包含：在一面上具有第1端子(7)的第1半导体芯片(5)；比第1半导体芯片(5)大，重叠第1半导体芯片(5)并且在一面上具有第2端子(3)的第2半导体芯片(1a)；被形成在第2半导体芯片(1a)上覆盖第1半导体芯片(5)的绝缘膜(10)；在绝缘膜(10)中至少被形成在第1半导体芯片(5)的周边区域上的多个孔(10a)；在孔(10a)的内周面以及底面上形成膜状并且与上述第2半导体芯片(1a)的第2端子(3)电连接的孔(11a)；被形成在绝缘膜(10)的上表面上的布线图案(11b)；被连接在布线图案(11b)上的外部端子(14)。 | ||
| 申请公布号 | CN1579020A | 申请公布日期 | 2005.02.09 |
| 申请号 | CN01823865.3 | 申请日期 | 2001.12.07 |
| 申请人 | 富士通株式会社 | 发明人 | 松木浩久;爱场喜孝;佐藤光孝;冈本九弘 |
| 分类号 | H01L25/04;H01L23/12 | 主分类号 | H01L25/04 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体器件，其特征在于包含：在一面上具有第1端子的第1半导体芯片；比上述第1半导体芯片大，重叠上述第1半导体芯片并且在一面上具有第2端子的第2半导体芯片；形成在上述第2半导体芯片上且覆盖上述第1半导体芯片的绝缘膜；形成在上述绝缘膜上的多个孔；在上述孔的内周面以及底面上形成为膜状并且与上述第1端子和上述第2端子中的至少一个电连接的导电性通路；形成在上述绝缘膜上表面上的第1布线图案；形成在上述第1布线图案上的外部端子。 | ||
| 地址 | 日本神奈川 | ||