发明名称 |
半导体封装及其制造方法 |
摘要 |
本发明提供一种能提高外部连接用的电极和布线的电连接的可靠性的半导体封装及其制造方法。所谓CSP的半导体结构体(2)通过粘接层(3)而粘接在基片(1)的上面部上。在基片(1)的上面由树脂构成的矩形框状的绝缘层(14)被设置成其上面与半导体结构体(2)的上面大致在同一面上。在半导体结构体(2)和绝缘膜(14)的上面,使预浸材料完全固化而形成的绝缘膜(15)设置成使其上面形成平坦状态。在绝缘膜(15)的上面,设置了把金属片制作成图形而构成的上层再布线(16)。在此情况下,与上层再布线(16)的下面形成一体的尖头向下圆锥形状的凸起电极(17),在进入到绝缘膜(15)内的状态下与柱状电极(12)的上面部相连接。 |
申请公布号 |
CN1574263A |
申请公布日期 |
2005.02.02 |
申请号 |
CN200410047545.4 |
申请日期 |
2004.05.21 |
申请人 |
卡西欧计算机株式会社 |
发明人 |
若林猛;胁坂伸治 |
分类号 |
H01L21/60;H01L23/48;H01L23/52 |
主分类号 |
H01L21/60 |
代理机构 |
永新专利商标代理有限公司 |
代理人 |
胡建新 |
主权项 |
1、一种半导体封装,其特征在于具有:至少一个半导体结构体(2),具有设置在半导体基片(4)上的多个外部连接用电极(12);绝缘膜(15),用于覆盖上述半导体结构体(2);以及布线(16),它形成在上述绝缘膜(15)上,上述布线(16)的凸起电极(17)进入到与上述外部连接用电极(12)相对应的上述绝缘膜(15)的部分内,与上述外部连接用电极(12)相连接。 |
地址 |
日本东京都 |