低泄漏异质结垂直晶体管及其高性能器件

摘要

本发明描述了场效应晶体管的垂直沟道的结构及形成方法，场效应晶体管以及CMOS电路，在垂直单晶半导体结构的侧壁上组合了漏、主体和源区域，其中在晶体管源和主体之间形成异质结，其中源区域和沟道独立地相对于主体区域晶格应变，并且其中漏区域含有放置掺杂剂(例如B和P)扩散进主体的掺碳区域。本发明减小了短沟效应问题，例如：漏所引入的势垒降低以及通过异质结从源到漏区域的泄漏电流，同时通过选择半导体材料，独立地允许了沟道区域中的晶格应变，以提高迁移率。通过源和主体区域之间的异质结克服了栅长小于100nm的缩放问题。

主权项

1.一种制备场效应晶体管的垂直沟道的方法，包含下列步骤：在第一衬底上提供浓度大于1×1019原子/cm3的第一p型单晶硅区域，在所述第一p型硅区域之上形成第二掺碳外延区域，将所述第二掺碳外延区域掺杂成p型，浓度大于1×1019原子/cm3，在所述第二掺碳外延区域之上形成第三硅区域，将所述第三硅区域掺杂成n型，在所述第三硅区域之上形成第四压应变Si1-w-qGewCq外延区域，将所述第四压应变Si1-w-qGewCq区域掺杂成p型，浓度大于1×1019原子/cm3，在所述第四压应变Si1-w-qGewCq区域上形成第五硅外延区域，将所述第五硅外延区域掺杂成p型，浓度大于1×1019原子/cm3，形成包含至少一个侧壁的垂直结构，该侧壁从所述第一p型硅区域、第二掺碳区域、硅第三区域、第四Si1-w-qGewCq外延区域和硅第五区域延伸，在所述垂直结构的所述至少一个侧壁的一区域之上形成第六压应变Si1-sGes区域，从所述掺碳层第二区域，越过所述硅第三区域，延伸到所述第四压应变Si1-w-qGewCq外延区域。