发明名称 半导体积体电路装置之制造方法及半导体积体电路装置
摘要 本发明之目的在于抑制采用多晶矽化金属-双闸极构造之n通道型MISFET与p通道型MISFET之交界附近的闸电极中杂质之相互扩散。n通道型MISFET之闸电极10n与p通道型MISFET之闸电极10p由于彼此的导电型相异,故而加以分离以防止杂质之相互扩散,介以后续之步骤中所形成之金属布线将两者电性连接。又,于使闸电极材料形成图案且将闸电极10n、10p分离之先前的步骤中,不进行700℃以上之高温热处理,以防止于闸电极形成前之步骤中杂质之相互扩散。
申请公布号 TW200504936 申请公布日期 2005.02.01
申请号 TW093110720 申请日期 2004.04.16
申请人 瑞萨科技股份有限公司 发明人 酒井哲;松本大地;朝香胜征;长谷川雅俊;森和孝
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 代理人 陈长文
主权项
地址 日本