| 摘要 |
本发明系谋求半导体装置的高密度安装化。本发明包含：多层基板43、第1级晶片47、其他之封装基板33、第2级晶片48、第3级晶片49及第4级晶片50及多数焊锡滚珠35；该第1级晶片47系与多层基板43电气连接；该其他之封装基板33系3级地层叠于多层基板43上，且分别透过下级之配线基板与焊锡滚珠37连接；该第2级晶片48、第3级晶片49及第4级晶片50系电气连接搭载于3级地层叠之其他之封装基板33之各个；该多数焊锡滚珠35系设置于最下层之多层基板43；藉将搭载逻辑晶片之最下层之多层基板43比搭载记忆晶片之封装基板33增多配线层，可以具有不使用于朝焊锡滚珠35之绕道之配线层，使用前述配线层之配线于其他之半导体元件、被动元件等之搭载，可以谋求层叠型封装体46之高密度安装化。 |
