静电放电保护电路

摘要

一种使用汲极无矽化物隔离块设置之场效电晶体的静电放电(Electro Static Discharge,ESD)保护电路系与一内部电路(Internal circuit)电连接以用来保护该内部电路不至于因为一静电放电(ESD event)产生而影响其操作，其中内部电路包含有至少一讯号输入端。静电放电保护电路包含有：一静电放电箝制电路(ESD clamp circuit)，用来于当有静电放电产生时，提供静电放电之一电流接地路径；以及至少一对PN接面二极体(PN junction diode)以叠接(stacked)之方式使得一接面二极体之P端与另一接面之N端与讯号输入端电连接。静电放电箝制电路所包含之至少一场效电晶体(field effect transistor,FET)的汲极为一无矽化物隔离块(Non–Silicide block)设置的形式。