| 主权项 |
1.一种多电子元件同时测试系统之高接结构中错位接线位置之定位方法,系运用在验证一多电子元件同时测试系统之一高接结构中之接线状态,并藉以定位该高接结构中之错位接线位置,其中,该高接结构上系具有至少复数S个测试位址,每一该测试位址系用以与一具有至少复数R个引脚之电子元件配合进行测试,该定位方法之步骤系包括:(a)预备R组测试元件组,每一该测试元件组又包括有S个相同之剪脚元件,该剪脚元件系以相同之预定电子元件剪去一相对应之该引脚制成,而在同一该测试元件组中之该剪脚元件系剪去相同位置之该引脚,而不同该测试元件组中之该剪脚元件系剪去不相同位置之该引脚;(b)将一该测试元件组运送至该高接结构上定位,并进行一预定测试;(c)纪录该测试结果;(d)检验是否已完成所有该测试元件组之该预定试验;若是,则继续步骤(e);若否,则将该高接结构上之该测试元件组卸下,并重复执行该步骤(b)至该步骤(d);以及(e)比对该步骤(c)所记录下之所有测试结果,并判定该高接结构上之该错位接线位置。2.如申请专利范围第1项所述之多电子元件同时测试系统之高接结构中错位接线位置之定位方法,其中步骤(a)中所述之该测试元件组之决定步骤系包括:(a1)预备复数S组标准测试组,其中每一该标准测试组又包括至少复数R个该剪脚元件,而该剪脚元件系各剪去不相同之该引脚;以及(a2)将每一该标准测试组中相同之该剪脚元件挑出,分别组成相对应之该测试元件组。3.一种测试元件组,系利用在一多电子元件同时测试系统之一高接结构之错位接线位置定位上,其特征在于:该测试元件组包括有多数个相同之剪脚元件,每一该剪脚元件系为一预定之电子元件,该电子元件上并剪去一相同位置之引脚制成。4.如申请专利范围第3项所述之测试元件组,其中所述之该剪脚元件上又具有一组别标记,用以标示该测试元件组之一组别号。5.一种标准测试组,系利用在一多电子元件同时测试系统之一高接结构之错位接线位置定位上,其特征在于:该标准测试组包括有多数个剪脚元件,每一该剪脚元件系以相同之预定电子元件剪去一相对应之引脚制成,而不同该剪脚元件间之差别系在其是剪去不相同位置之该引脚。6.如申请专利范围第5项所述之标准测试组,其中所述之该剪脚元件上又具有一引脚剪断标记,用以标示所剪去该引脚之序号。7.如申请专利范围第5项所述之标准测试组,其中所述之该剪脚元件上又具有一组别标记,用以标示该标准测试组之一组别号。图式简单说明:第一图系为一习知多电子元件同时测试系统中一测试座之立体示意图;第二图系为第一图中高接结构之顶视示意图;第三图系为第一图中沿aa剖面线之剖面示意图;第四图系为高接结构之一正确接线测试位址之示意图;第五图系为高接结构之一接线错位测试位址之示意图;第六图系为本发明多电子元件同时测试系统之高接结构中错位接线位置之定位方法一实施例之流程图;第七图系为本发明多电子元件同时测试系统之高接结构中错位接线位置之定位方法所运用测试元件组一实施例之第k组之示意图;第八图系为本发明多电子元件同时测试系统之高接结构中错位接线位置之定位方法而运用标准测试组一实施例之第q组之示意图;以及第九图系为第六图中步骤100另一实施例之流程示意图。 |
