发明名称 用于在一处理器装置中建置一用于处理该处理器装置所接收之资料之暂时专用管线的方法及系统
摘要 本发明揭示一种用于宽频网路高速处理之电脑架构及程式设计模组。该架构采用一一致性模组化结构、一通用计算模组及一制式软体单元。该通用计算模组包括一控制处理器、复数个处理单元、用于供该等处理单元处理程式的复数个区域记忆体、一直接记忆体存取控制器及一共用主记忆体。本发明还揭示一种用于提供该等处理单元协调自该共用主记忆体读取资料及写入资料至该共用主记忆体的同步化系统及方法。一种硬体沙箱结构被提供,以防止该等处理单元所处理之程式之中的资料损毁。该制式软体单元包含资料及应用程式,并且被结构化以供网路的任何处理器处理之。网路上会独一无二地识别出每项软体单元。本发明还揭示中种用于建立用以处理流式(streaming)资料之专用管线的系统及方法。
申请公布号 TWI227401 申请公布日期 2005.02.01
申请号 TW091105565 申请日期 2002.03.22
申请人 新力电脑娱乐股份有限公司 发明人 铃置雅一;山崎刚
分类号 G06F12/00 主分类号 G06F12/00
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种用于在一处理器装置中建置一用于处理该处理器装置所接收之资料之暂时专用管线的方法,该处理器装置包括复数个处理单元、一用于控制该等复数个处理单元之处理的控制单元及一主记忆体,该方法包括:从该控制单元指定该等复数个处理单元之一第一处理单元,以执行一用于处理该处理器所接收之该资料的一第一程式,以产生进一步资料;于该资料未被该第一处理单元接收的周期期间,从该控制单元指示该第一处理单元进入一保留状态;从该控制单元指定该等复数个处理单元之一第二处理单元,以执行一用于接收该进一步资料及用于依据该进一步资料来执行额外处理的第二程式;于该进一步资料未被该第二处理单元接收的周期期间,从该控制单元指示该第二处理单元进入一保留状态。2.如申请专利范围第1项之方法,其中该处理器装置包括一用于控制该主记忆体之存取之记忆体控制器,并且该方法进一步包括,从该控制单元指示该记忆体控制器以在该主记忆体中指定一用于储存该资料的第一保护区域,以及在该主记忆体中指定一用于储存该进一步资料的第二保护区域。3.如申请专利范围第2项之方法,该方法进一步包括,从该控制单元指示该记忆体控制器,以将该第一保护区域置于一状态,该状态中会在该资料被传输至该第一保护区域之后,自动将该资料读取至该第一处理单元。4.如申请专利范围第1项之方法,其中该资料是从一该处理器装置所连接之网路接收的流动式(streaming)资料。5.如申请专利范围第4项之方法,其中该流动式资料是MPEG资料。6.如申请专利范围第4项之方法,其中该流动式资料是ATRAC资料。7.如申请专利范围第4项之方法,其中该第一程式是一用于处理该网路之网路通讯协定的网路程式。8.如申请专利范围第7项之方法,其中该资料包括TCP/IP资料封包。9.如申请专利范围第1项之方法,其中该第二程式是一解码程式。10.如申请专利范围第9项之方法,其中该解码程式解码MPEG资料。11.如申请专利范围第9项之方法,其中该解码程式解码ATRAC资料。12.如申请专利范围第1项之方法,其中该资料包括三维物件,并且该进一步资料包话二维显示清单。13.如申请专利范围第12项之方法,其中该第二程式调整该二维显示清单以供一重现程式进一步处理。14.如申请专利范围第12项之方法,其中该第二程式是一重现程式。15.一种资料处理系统,包括:复数个处理单元;一主记忆体;一控制单元,用以控制该等复数个处理单元的处理,该控制单元可被操作以在该处理系统中建置一用于处理该处理系统所接收之资料的暂时专用管线,其方式是指定该等复数个处理单元之一第一处理单元,以执行一用于处理该资料的第一程式,以产生进一步资料;于该资料未被该第一处理单元接收的周期期间,用以指示该第一处理单元进入一保留状态;指定该等复数个处理单元之一第二处理单元,以执行一用于接收该进一步资料及用于依据该进一步资料来执行额外处理的第二程式;以及于该进一步资料未被该第二处理单元接收的周期期间,用以指示该第二处理单元进入一保留状态。16.如申请专利范围第15项之处理系统,其中该处理系统进一步包括一用于控制该主记忆体之存取之记忆体控制器,并且其中该控制单元被进一步操作,以指示该记忆体控制器在该主记忆体中指定一用于储存该资料的第一保护区域,以及在该主记忆体中指定一用于储存该进一步资料的第二保护区域。17.如申请专利范围第16项之处理系统,其中该控制单元被进一步操作,以指示该记忆体控制器将该第一保护区域置于一状态,该状态中会在该资料被传输至该第一保护区域之后,自动将该资料读取至该第一处理单元。18.如申请专利范围第15项之处理系统,其中该资料是从一该处理系统所连接之网路接收的流动式(streaming)资料。19.如申请专利范围第18项之处理系统,其中该流动式资料是MPEG资料。20.如申请专利范围第18项之处理系统,其中该流动式资料是ATRAC资料。21.如申请专利范围第18项之处理系统,其中该第一程式是一用于处理该网路之网路通讯协定的网路程式。22.如申请专利范围第21项之处理系统,其中资料包括TCP/IP资料封包。23.如申请专利范围第15项之处理系统,其中该第二程式是一解码程式。24.如申请专利范围第23项之处理系统,其中该解码程式解码MPEG资料。25.如申请专利范围第23项之处理系统,其中该解码程式解码ATRAC资料。26.如申请专利范围第15项之处理系统,其中该资料包括三维物件,并且该进一步资料包括二维显示清单。27.如申请专利范围第26项之处理系统,其中该第二程式调整该二维显示清单以供一重现引擎进一步处理。28.如申请专利范围第26项之处理系统,其中该第二程式是一重现(rendering)程式。29.一种用于在一处理器装置中建置一用于处理该处理器装置所接收之资料之暂时专用管线的系统,该处理器装置包括复数个处理单元,该系统包括:指定装置,用于指定该等复数个处理单元之一第一处理单元,以执行一用于处理该处理器所接收之该资料的第一程式,以产生进一步资料;指示装置,用于在该资料未被该第一处理单元接收的周期期间,指示该第一处理单元进入一保留状态;指定装置,用于指定该等复数个处理单元之一第二处理单元,以执行一用于接收该进一步资料及用于依据该进一步资料来执行额外处理的第二程式;指示装置,用于在该进一步资料未被该第二处理单元接收的周期期间,指示该第二处理单元进入一保留状态。30.如申请专利范围第29项之系统,其中该处理器装置包括一主记忆体,并且进一步包括指定装置,用于在该主记忆体中指定一用于储存该资料的第一保护区域,以及在该主记忆体中指定一用于储存该进一步资料的第二保护区域。31.如申请专利范围第30项之系统,其中该系统进一步包括状态设定装置,用于将该第一保护区域置于一状态,该状态中会在该资料被传输至该第一保护区域之后,自动将该资料读取至该第一处理单元。32.如申请专利范围第29项之系统,其中该资料是从一该处理器装置所连接之网路接收的流动式(streaming)资料。33.如申请专利范围第32项之系统,其中该流动式资料是MPEG资料。34.如申请专利范围第32项之系统,其中该流动式资料是ATRAC资料。35.如申请专利范围第32项之系统,其中该第一程式是一用于处理该网路之网路通讯协定的网路程式。36.如申请专利范围第35项之系统,其中资料包括TCP/IP资料封包。37.如申请专利范围第29项之系统,其中该第二程式是一解码程式。38.如申请专利范围第37项之系统,其中该解码程式解码MPEG资料。39.如申请专利范围第37项之系统,其中该解码程式解码ATRAC资料。40.如申请专利范围第39项之系统,其中该资料包括三维物件,并且该进一步资料包括二维显示清单。41.如申请专利范围第40项之系统,其中该第二程式调整该二维显示清单以供一重现引擎进一步处理。42.如申请专利范围第40项之系统,其中该第二程式是一重现(rendering)程式。图式简单说明:图1显示根据本发明之电脑网路整个架构的图式。图2显示根据本发明之处理器元件(PE)结构的图式。图3显示根据本发明之宽频引擎(BE)结构的图式。图4显示根据本发明之附属处理单元(APU)结构的图式。图5显示根据本发明之处理器元件、视觉化器(visualizer;VS)及光学介面之结构的图式。图6显示根据本发明之处理器元件组合之一的图式。图7显示根据本发明之处理器元件另一项组合的图式。图8显示根据本发明之处理器元件还有另一项组合的图式。图9显示根据本发明之处理器元件还有另一项组合的图式。图10显示根据本发明之处理器元件还有另一项组合的图式。图11A显示根据本发明之于晶片封装内集成光学介面的图式。图11B显示使用图11A所示之光学介面之处理器一种组态的图式。图11C显示使用图11A所示之光学介面之处理器另一种组态的图式。图12A显示根据本发明之记忆体系统结构的图式。图12B显示根据本发明之将资料从第一宽频引擎写入至第二宽频引擎的图式。图13显示根据本发明之处理器元件之共用记忆体结构的图式。图14A显示图13所示之记忆组之一种结构的图式。图14B显示图13所示之记忆组另一种结构的图式。图15显示根据本发明之直接记忆体存取控制器结构的图式。图16显示根据本发明之直接记忆体存取控制器之替代结构的图式。图17A至17O显示根据本发明之资料同步化作业的图式。图18显示根据本发明资料同步化方案之记忆体位置各种状态的三态记忆体图。图19显示根据本发明之硬体沙箱之识别码控制表结构的图式。图20显示根据本发明之用以储存硬体沙箱之记忆体存取键之配置的图式。图21显示根据本发明之硬体沙箱之记忆体存取控制表结构的图式。图22显示使用图19所示之识别码控制表及图21所示之记忆体存取控制表来存取记忆体沙箱之步骤的流程图。图23显示根据本发明之软体单元结构的图式。图24显示根据本发明之用以向APU发布远端程序呼叫之步骤的流程图。图25显示根据本发明之用以处理即收即播资料之专用管线结构的图式。图26A至26B显示根据本发明之图25所示之用以处理即收即播资料之专用管线所执行之步骤的流程图。图27显示根据本发明之用以处理即收即播资料之专用管线替代结构的图式。图28显示根据本发明之用以供APU协调应用程式与资料之平行处理之绝对计时器配置的图式。
地址 日本