| 主权项 |
1.一种可表面安装之半导体组件,其包含:半导体晶片(1);至少二个外部电性终端(3,4),其导电性地与该半导体晶片(1)之至少二个电性接触区相连;及晶片外罩(5),其特征为:该二个外部电性终端(3,4)形成在一种箔(2)上,该箔之厚度小于或等于100m,该半导体晶片(1)固定在该箔(2)之第一主面(22)上,该晶片外罩(5)施加在第一主面(22)上。2.如申请专利范围第1项之半导体组件,其中该晶片外罩(5)藉由溅镀法而制成。3.如申请专利范围第1项之半导体组件,其中该二个外部电性终端(3,4)分别由该箔(2)之第一主面(22)上之第一电性终端区(31,32),该箔(2)之第二主面(23)上之第二电性终端区(41,42)以及至少一经由该箔(2)之电性导电件(314,324)所形成,该经由该箔(2)之电性导电件(314,324)使第一电性终端区(31,32)在电性上与所属之第二电性终端区(41,42)相连。4.如申请专利范围第3项之半导体组件,其中各电性终端区(31,32,41,42)是该箔(2)上已结构化之金属层。5.如申请专利范围第4项之半导体组件,其中各金属层以多层方式构成且由该箔(2)观看时依序含有:一含有铜或含有以铜为主之合金之导线层;及一含有镍或含有以镍为主之合金之阻止层。6.如申请专利范围第5项之半导体组件,其中在该阻止层上施加一种含有金或含有以金为主之合金之终端层以使可结合性和可焊接性获得改良。7.如申请专利范围第5项之半导体组件,其中该导线层之厚度介于5m(含)和25m(含)之间。8.如申请专利范围第3至7项中任一项之半导体组件,其中该半导体晶片(1)藉由导热性良好之连接剂而固定在二个第一电性终端区(31,32)之一之上且须形成相对应之外部电性终瑞(31,314,41),使其可作为该半导体晶片(1)用之热终端。9.如申请专利范围第1至7项中任一项之半导体组件,其中该晶片外罩(5)在区域(51)(其包含至少该半导体晶片(1)且情况需要时包含一条或多条至该半导体晶片之连结线(6))中围绕其中央所具有之厚度由垂直于该箔(2)之方向观看时大于第二区(52)中向着其侧面边缘所看到者还大。10.如申请专利范围第1至7项中任一项之半导体组件,其中横向尺寸最大是0.5mm1mm且该构件高度小于或等于0.4mm。11.如申请专利范围第1至7项中任一项之半导体组件,其中该半导体晶片(1)是电致发光二极体晶片且该晶片外罩(5)由一可透过电磁辐射之材料(特别是塑料)所构成。12.如申请专利范围第11项之半导体组件,其中该可透过电磁辐射之材料含有一种发光材料,其吸收该电致发光二极体晶片所发出之电磁辐射之至少一部份且发出一种波长不同于已吸收之辐射之另一电磁辐射。13.如申请专利范围第11项之半导体组件,其中该可透过电磁辐射之材料是一种未填料之透明之塑料。14.如申请专利范围第1至7项中任一项之半导体组件,其中该箔(2)之厚度是50m或更小。15.如申请专利范围第1至7项中任一项之半导体组件,其中该箔(2)是一种塑料箔。16.如申请专利范围第15项之半导体组件,其中该箔(2)是聚醯亚胺或聚对酸乙二酯。17.如申请专利范围第3至7项中任一项之半导体组件,其中各外部电性终端(3,4)之互相面对之末端分别以S形延伸且各电性导电件(314,324)分别配置在一向前凸出之部分(S形延伸之末端)中。18.一种同时制造多个可表面安装之半导体组件所用之方法,该半导体组件包含:至少一个半导体晶片(1);至少二个外部电性终端(3,4),其导电性地与该半导体晶片(1)之至少二个电性接触区相连;及一个晶片外罩(5),其特征为以下各步骤:a)制备一种箔条(200),其在二侧设有已结构化之由箔条所穿过之导电层(203,204),形成一由多个相邻配置之组件区(202)所构成之阵列(201),各组件区分别包含至少二个外部电性终端(3,4)用之导电层(203,204)之结构,b)在每一组件区(202)上分别施加至少一种半导体晶片(1)且使该半导体晶片(1)在电性上与所属之外部电性终端(3,4)相连,c)使该阵列(201)置入溅镀模(500)中,其中对该阵列(201)而言设有一种跨越该阵列(201)之唯一之整个半导体晶片(1)之空腔(501),其只在该半导体晶片(1)之此侧上形成中空区,d)使该外罩材料(50)喷溅至该空腔(501)中,e)使该外罩材料(50)之至少一部份硬化且将该阵列(201)由溅镀模(500)中取山,f)藉由晶片外罩材料-和在各组件区(202)之间具有已结构化之导电层(203,204)之箔条(200)之切割而使该阵列(201)划分成各别之半导体组件。19.如申请专利范围第18项之方法,其中该空腔(501)具有多个凹口(502),其在溅镀浇注时分别定位在半导体晶片(1)上,使该外罩材料之厚度在半导体晶片(1)之区域中且情况需要时在一条或多条至该半导体晶片(1)之连结线(6)中大于在该空腔(501)之其余区域中之厚度。20.如申请专利范围第19项之方法,其中该阵列(201)之每一个半导体晶片(1)上都设有一各别之凹口(502),使该外罩材料在步骤e)之后具有多个相邻配置之凸起(51),其特别是一种巧克力糖结构。21.如申请专利范围第20项之方法,其中藉由晶片外罩材料(50)-和在各凸起(51)之间之沟渠(52)中具有已结构化之导电层(203,204)之箔条(200)之切割来进行该阵列(201)之划分。22.如申请专利范围第18至21项中任一项之方法,其中在该外罩材料(50)喷溅至该空腔(501)之前在该箔(2)及/或导电层(203,204)上施加一种黏合促进剂。23.如申请专利范围第22项之方法,其中除了晶片安装区(其上固定着半导体晶片(1))和情况需要时一个或多个导线安装区(其上固定着连接线)以外,该黏合促进剂分别施加在整个组件区(202)上。24.如申请专利范围第18至21项中任一项之方法,其中该外罩材料(50)藉由薄膜浇注而由该侧喷入至该空腔(501)中。25.如申请专利范围第18至21项中任一项之方法,其中该具有已结构化之导电层(203,204)之各箔条(200)在置入该溅镀模(500)之前在一辅助箔上压成薄片。26.如申请专利范围第25项之方法,其中该辅助箔之热膨胀系数类似于或大于该外罩材料者,由于该外罩材料(50)之较箔条(200)还大之收缩性,则在其硬化及/或冷却期间在该阵列(201)溅镀之后该辅助箔可对该阵列之拱形结构广泛地形成反作用。27.如申请专利范围第18至21项中任一项之方法,其中该箔条在该阵列(201)外部具有钻孔,缺口及/或狭缝(201)以便由于不同之热膨胀及/或材料收缩性而使机械应力下降。28.如申请专利范围第18至21项中任一项之方法,其中构成该箔条(200)所用之材料之热膨胀系数类似于该外罩材料(50)者。29.如申请专利范围第18至21项中任一项之方法,其中使用一种弧形之溅镀模,在将该外罩材料(50)喷入至空腔(501)期间由该半导体晶片(1)之此侧观看时该阵列(201)以凸出之形式弯曲。30.如申请专利范围第18至21项中任一项之方法,其中该阵列在步骤f)之前施加在一种箔上。31.如申请专利范围第18至21项中任一项之方法,其中在步骤f)时使用这些方法,即,切锯,雷射切割和水刀切割,中之至少一种。图式简单说明:第1图 本实施例之半导体组件之切面图。第2图 箔条之一区段之前侧之俯视图。第3图 系第2图之区段之背面之俯视图。第4图 具有一已置入之箔条之溅镀模之切面图之一部份。第5图 箔条及无外罩之半导体晶片之切面图之一部份。第6图 箔条及无外罩之半导体晶片之俯视图之一部份。第7图 系第6图所示之箔条之区段之放大图。 |
