发明名称 加强型接合垫次结构及其制造方法
摘要 本发明揭示一种半导体装置及其制造方法,该半导体装直系用于加强一接合垫(bond pad)之次结构。根据一项具体实施例,用于一加强接合垫之一次结构的一半导体装置包含一半导体基板,以及在该半导体基板上形成的一次结构。该半导体装置更包括在该次结构上形成的一层间介电层。该层间介电层包含在其中形成的一接触开口。该接触开口包含复数个相互连接的独立点(dots)。在该接触开口中形成一接触插塞。
申请公布号 TWI227539 申请公布日期 2005.02.01
申请号 TW092106167 申请日期 2003.03.20
申请人 三星电子股份有限公司 发明人 李进赫;姜思尹;权东辉;刘智龙;申惠琇
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种用于加强一接合垫次结构之半导体装置,该装置包括:一半导体基板;在该半导体基板上形成的一次结构;在该次结构上形成的一层间介电层,该层间介电层包括在其中形成的一接触开口,该接触开口包括复数个相互连接的独立点;以及在该接触开口中形成的一接触插塞。2.如申请专利范围第1项之半导体装置,其中该接触开口包括一矩形环状或网状接触开口。3.如申请专利范围第1项之半导体装置,其中该次结构包括:一IC元件;在该IC元件上形成的一绝缘层;以及在该绝缘层上形成的一下部金属层。4.如申请专利范围第3项之半导体装置,其中该绝缘层为经过平坦化处理。5.如申请专利范围第1项之半导体装置,其进一步包括:在该层间介电层上所形成的一接合垫金属层,其用于形成一接合垫。6.如申请专利范围第5项之半导体装置,其进一步包括在该接合垫金属层上所形成的一钝化层,该钝化层具有在其中之一开口,以暴露出该接合垫。7.如申请专利范围第5项之半导体装置,其中该接触插塞系由与该接合垫金属层相同之材料所制成。8.如申请专利范围第5项之半导体装置,其中该接合垫金属层系由一单层或多层结构所构成。9.如申请专利范围第1项之半导体装置,其中该接触插塞系由钨所构成。10.如申请专利范围第1项之半导体装置,其进一步包括另一层间介电层、另一接触插塞以及另一接合垫金属层。11.一种制造用以加强一接合垫之一次结构之一半导体装置的方法,该方法包括:在一半导体基板上形成一次结构;在该次结构上形成一层间介电层;在该层间介电层上涂布并曝光一光阻层,以将一网状图案转录到该光阻层上,该网状图案包括以一预定间隔分开的点;将该所曝光的层间介电层显影并蚀刻,从而透过其膨胀将该等点连接以形成一接触开口;以及用一导电材料填满该层间介电层中的该接触开口,以形成一接触插塞。12.如申请专利范围第11项之方法,其中该接触开口包括一矩形环状或网状接触开口。13.如申请专利范围第11项之方法,其中该形成一次结构之步骤包括:在该半导体基板上形成IC元件;在该等IC元件上形成一平坦化绝缘层;以及在该绝缘层上形成一下部金属层。14.如申请专利范围第11项之方法,其进一步包括:在该接触插塞已被填满的该层间介电层上形成一接合垫金属层。15.如申请专利范围第14项之方法,其进一步包括:在该接合垫金属层上沈积一钝化层;以及将该钝化层图案化以暴露出该接合垫。16.如申请专利范围第14项之方法,其中该接触插塞之导电材料系由与该接合垫金属层相同之材料所制成。17.如申请专利范围第15项之方法,其中该接合垫金属层系由一单层或多层结构所构成。18.如申请专利范围第11项之方法,其进一步包括在使用一导电材料填满该层间介电层中之该接触开口后,对所形成的结构实施平坦化处理。19.如申请专利范围第11项之方法,其进一步包括形成另一层间介电层、另一接触插塞以及另一接合垫金属层。20.如申请专利范围第11项之方法,其中该等点之间隔大约相当于该网状图案中之该等点直径的5%至95%。21.如申请专利范围第20项之方法,其中该等点之间隔大约相当于该网状图案中之该等点直径的30%至40%。22.如申请专利范围第11项之方法,其中该接触插塞之导电材料系由钨所构成。图式简单说明:图1系一断面图,其显示一传统半导体装置接合垫的次结构及其制造方法;图2及3系平面图,显示图1中所示的金属间介电层(IMD)之制程;图4至11系根据本发明一项具体实施例,显示用于加强接合垫次结构之半导体装置的结构以及制造方法;以及图12之断面图系根据本发明之另一项具体实施例,显示用于加强接合垫次结构之半导体装置的一制造方法。
地址 韩国