半导体积体电路用化学机械性研磨浆料,研磨方法,及半导体积体电路

摘要

本发明系为解决，市场所高度企盼之具铜配线的半导体积体电路，以化学机械性研磨方法作平坦化加工时之碟化问题。系以含(a)水，(b)磨粒0.01至30质量%，及(c)氨茴酸铜螫合物及/或哪啶酸铜螫合物其氨茴酸及/或哪啶酸换算，在0.05至10质量%之化学机械性研磨浆料，作具有铜配线之半导体积体电路之研磨。

主权项

1.一种用于具有铜配线之半导体积体电路的研磨 之化学机械性研磨浆料,其特征为:含(a)水,(b)研磨 磨粒0.01至30质量%,(c)氨茴酸铜螯合物及/或哪啶 酸铜螯合物,其氨茴酸及/或哪啶酸换算后在0.05 至10质量%。 2.如申请专利范围第1项之化学机械性研磨浆料,其 中上述研磨磨粒系平均粒径0.05至0.5微米之-氧 化铝。 3.如申请专利范围第1或2项之化学机械性研磨浆料 ,其中更含界面活性剂0.001至30质量%。 4.如申请专利范围第1或2项之化学机械性研磨浆料 ,其中更含使浆料之pH成为2至10之界面活性剂。 5.一种具有铜配线之半导体积体电路之研磨方法, 其特征为:使用含(a)水,(b)研磨磨粒0.01至30质量%,(c) 氨茴酸铜螯合物及/或哪啶酸铜螯合物,其氨茴 酸及/或哪啶酸换算后为0.05至10质量%之水性溶 剂浆料。 6.如申请专利范围第5项之半导体积体电路之研磨 方法,其中半导体积体电路之配线密度为10至90%。 7.如申请专利范围第5项之半导体积体电路之研磨 方法,其中配线之线宽为0.03至100微米。 8.一种具有铜配线之半导体积体电路,其特征为:利 用如申请专利范围第5至7项中任一项之半导体积 体电路研磨方法,形成多层配线。