| 发明名称 | 并发、软件低功耗计算单元电路实现结构 | ||
| 摘要 | 本发明一种并发、软件低功耗运算单元电路结构，其中包括：一输入寄存器，该输入寄存器分为一标志位寄存器和一操作数寄存器；一N位并发、软件低功耗运算单元电路，该N位运算单元电路与输入寄存器相连，该N位并发、软件低功耗运算单元电路包括一模式选择模块、移位运算模块、中间数据处理模块和算术逻辑运算模块，其中模式选择模块的输出端分别与移位运算模块和中间数据处理模块的输入端相连接，移位运算模块的输出与中间数据处理模块的输入连接，中间数据处理模块的输出与算术逻辑运算模块的输入连接。 | ||
| 申请公布号 | CN1570843A | 申请公布日期 | 2005.01.26 |
| 申请号 | CN03147653.8 | 申请日期 | 2003.07.15 |
| 申请人 | 中国科学院微电子中心 | 发明人 | 张馨;陈杰 |
| 分类号 | G06F5/01;G06F7/38;G06F9/30 | 主分类号 | G06F5/01 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汤保平 |
| 主权项 | 1、一种并发、软件低功耗运算单元电路结构，其特征在于，其中包括：一输入寄存器，该输入寄存器分为一标志位寄存器和一操作数寄存器；一N位并发、软件低功耗运算单元电路，该N位运算单元电路与输入寄存器相连，该N位并发、软件低功耗运算单元电路包括一模式选择模块、移位运算模块、中间数据处理模块和算术逻辑运算模块，其中模式选择模块的输出端分别与移位运算模块和中间数据处理模块的输入端相连接，移位运算模块的输出与中间数据处理模块的输入连接，中间数据处理模块的输出与算术逻辑运算模块的输入连接。 | ||
| 地址 | 100029北京市德胜门外祁家豁子 | ||