| 发明名称 | 具有预选择可变宽度导线的集成电路总线格栅 | ||
| 摘要 | 一种用于专用集成电路(ASIC)芯片(102)的电气总线格栅(108)。该总线格栅由包括在两个金属层(M6’，M7’)内的相互正交的导线(28’，30’)形成。总线格栅位于多个邻接的矩形区域(32’)的每一个内，这些区域由电触点(12’)定义。由于电触点的规则图形，邻接的矩形区域内总线格栅彼此等同，使得总线格栅形成可重复的图形。两金属层中的每一个中的导线宽度依据相应的导线携带的电流的幅值而变化。电源总线的电流幅值可通过在ASIC芯片内部署单元(例如18，20，22)之前进行的模拟和建模确定。 | ||
| 申请公布号 | CN1572028A | 申请公布日期 | 2005.01.26 |
| 申请号 | CN02820524.3 | 申请日期 | 2002.10.17 |
| 申请人 | 国际商业机器公司 | 发明人 | P·H·比费;Y·H·孙 |
| 分类号 | H01L29/73;H01L23/52;H01L29/40;H01L23/48;H01L23/58 | 主分类号 | H01L29/73 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 杨晓光;李峥 |
| 主权项 | 1.一种集成电路，包括多个单元(18，20，22)；电气总线(108)，与所述多个单元(18，20，22)电连通，所述电气总线(108)是利用在所述多个单元(18，20，22)排布之前建模的电流分布设计的，所述电气总线(108)包括：区域(32’)；以及第一金属层，它包括多条在第一方向延伸的第一导线(28’)，所述多条第一导线(28’)的每一条具有至少部分位于所述区域(32’)内的相应的宽度；其中所述相应的宽度作为所述电流分布的函数而变化。 | ||
| 地址 | 美国纽约 | ||